| 1 |
1
기판의 상면 및 하면에 일정 깊이를 갖도록 각각 형성되어 서로 대칭되게 배치되는 상부홈 및 하부홈을 포함하는 베이스 기판;상기 상부홈 상에 막 형태로 구비되는 제1 유전층;상기 하부홈 상에 막 형태로 구비되는 제2 유전층;상기 제1 유전층 상에 구비되는 제1 전극; 및상기 제2 유전층 상에 구비되는 제2 전극을 포함하는 것을 특징으로 하는,커패시터
|
| 2 |
2
제1항에 있어서,상기 제1 유전층 및 제2 유전층 각각은, 상기 상부홈 및 하부홈 각각의 내면에 면접하는 제1 요철부; 및 상기 상부홈 및 하부홈 각각의 상단의 테두리를 덮도록 상기 베이스기판의 상면에 면접하는 테두리부를 포함하고,상기 제1 전극 및 제2 전극 각각은, 상기 제1 유전층 및 제2 유전층 각각의 제1 요철부의 내측으로 삽입되어 제1 요철부 내면에 면접하는 제2 요철부; 및 상기 제1 유전층 및 제2 유전층 각각의 테두리부를 덮고 커패시터 외부에 노출되는 제1 노출부를 포함하는 것을 특징으로 하는,커패시터
|
| 3 |
3
제2항에 있어서,상기 제1 유전층 및 제2 유전층 중 어느 하나는 나머지 하나가 위치한 평면과 동일한 평면에서 이웃하는 제1 연장부; 및 상기 베이스기판의 측면을 덮고 상기 제1 연장부 및 상기 테두리부에 연결되는 제2 연장부를 더 포함하고,상기 제1 전극 및 제2 전극 중 어느 하나는 상기 제1 연장부를 덮는 제2 노출부; 및 상기 제2 연장부를 덮고 상기 제1 노출부와 연결되는 제3 노출부를 더 포함하는 것을 특징으로 하는,커패시터
|
| 4 |
4
제2항에 있어서,상기 제1 유전층 및 제2 유전층 각각은 다른 유전층이 위치하는 평면과 동일한 평면에서 이웃하는 제1 연장부; 및 상기 베이스기판의 측면을 덮고 상기 제1 연장부 및 상기 테두리부에 연결되는 제2 연장부를 더 포함하고,상기 제1 전극 및 제2 전극 각각은 상기 제1 연장부를 덮는 제2 노출부; 및 상기 제2 연장부를 덮는 제3 노출부를 더 포함하는 것을 특징으로 하는,커패시터
|
| 5 |
5
제1항에 있어서,상기 베이스기판은 상기 상부홈 및 하부홈의 중심부에 관통되고 상기 상부홈 및 하부홈에 소통되는 적어도 하나의 관통홀을 더 포함하고,상기 제1 유전층 및 제2 유전층은 상기 적어도 하나의 관통홀을 매개로 서로 연결되는 것을 특징으로 하는,커패시터
|
| 6 |
6
제5항에 있어서,상기 관통홀은 다수가 서로 일정 간격으로 이웃하여 밀집된 구조를 갖도록 구비되는 것을 특징으로 하는,커패시터
|
| 7 |
7
제5항에 있어서,상기 제1 유전층 및 제2 유전층 각각은, 상기 상부홈 및 하부홈 각각의 내면에 면접하는 제1 요철부; 및 상기 상부홈 및 하부홈 각각의 상단의 테두리를 덮도록 상기 베이스기판의 상면에 면접하는 테두리부를 포함하고,상기 제1 전극 및 제2 전극 각각은, 상기 제1 유전층 및 제2 유전층 각각의 제1 요철부의 내측으로 삽입되어 제1 요철부 내면에 면접하는 제2 요철부; 및 상기 제1 유전층 및 제2 유전층 각각의 테두리부를 덮고 커패시터 외부에 노출되는 제1 노출부를 포함하고,상기 제1 유전층 및 제2 유전층 각각의 제1 요철부는 상기 적어도 하나의 관통홀을 통해 서로 연결되는 것을 특징으로 하는,커패시터
|
| 8 |
8
제7항에 있어서,상기 제1 유전층 및 제2 유전층 중 적어도 하나는 다른 유전층이 위치하는 평면과 동일한 평면에서 이웃하는 제1 연장부; 및 상기 베이스기판의 측면을 덮고 상기 제1 연장부 및 상기 테두리부에 연결되는 제2 연장부를 더 포함하고,상기 제1 전극 및 제2 전극 중 적어도 하나는 상기 제1 연장부를 덮는 제2 노출부; 및 상기 제2 연장부를 덮는 제3 노출부를 더 포함하는 것을 특징으로 하는,커패시터
|
| 9 |
9
기판의 상면에서 서로 이웃하는 복수의 상부홈 및 기판의 하면에서 서로 이웃하고 상기 복수의 상부홈과 대칭되게 배치되는 복수의 하부홈을 포함하는 베이스기판;상기 각각의 상부홈 상에 막 형태로 구비되는 복수의 제1 유전층;상기 각각의 하부홈 상에 막 형태로 구비되는 복수의 제2 유전층;상기 각각의 제1 유전층 상에 구비되는 복수의 제1 전극; 및상기 각각의 제2 유전층 상에 구비되는 복수의 제2 전극을 포함하는 것을 특징으로 하는,커패시터
|
| 10 |
10
제9항에 있어서,상기 베이스기판은 서로 대칭되게 배치되는 상부홈 및 하부홈의 중심부에 관통되고 서로 대칭되게 배치되는 상부홈 및 하부홈에 소통되는 관통홀을 더 포함하고,서로 대칭되게 배치되는 유전층들은 상기 관통홀을 매개로 서로 연결되는 것을 특징으로 하는,커패시터
|
| 11 |
11
제10항에 있어서,상기 관통홀은 다수가 서로 일정 간격으로 이웃하여 밀집된 구조를 갖도록 구비되는 것을 특징으로 하는,커패시터
|
| 12 |
12
제9항 또는 제10항에 있어서,상기 커패시터는 전도성 재료를 매개로 하여 다수로 적층되어 구성되는 것을 특징으로 하는,커패시터
|
| 13 |
13
기판의 상면에서 서로 이웃하는 복수의 상부홈 및 기판의 하면에서 서로 이웃하고 상기 복수의 상부홈과 대칭되게 배치되는 복수의 하부홈을 포함하는 베이스기판;상기 각각의 상부홈 상에 막 형태로 구비되는 복수의 제1 유전층;상기 각각의 하부홈 상에 막 형태로 구비되는 복수의 제2 유전층;상기 복수의 제1 유전층 전체를 덮도록 상기 복수의 제1 유전층 상에 구비되는 제1 전극; 및상기 복수의 제2 유전층 전체를 덮도록 상기 복수의 제2 유전층 상에 구비되는 제2 전극을 포함하는 것을 특징으로 하는,커패시터
|
| 14 |
14
제13항에 있어서,상기 베이스기판은 서로 대칭되게 배치되는 상부홈 및 하부홈의 중심부에 관통되고 서로 대칭되게 배치되는 상부홈 및 하부홈에 소통되는 관통홀을 더 포함하고,서로 대칭되게 배치되는 유전층들은 상기 관통홀을 매개로 서로 연결되는 것을 특징으로 하는,커패시터
|
| 15 |
15
제14항에 있어서,상기 관통홀은 다수가 서로 일정 간격으로 이웃하여 밀집된 구조를 갖도록 구비되는 것을 특징으로 하는,커패시터
|
| 16 |
16
제13항 또는 제14항에 있어서,상기 커패시터는 전도성 재료를 매개로 하여 다수로 적층되어 구성되는 것을 특징으로 하는,커패시터
|
| 17 |
17
기판의 상면에서 서로 이웃하는 복수의 상부홈을 포함하는 베이스기판;상기 복수의 상부홈 전체를 덮도록 상기 복수의 상부홈 및 복수의 상부홈 사이의 기판영역 상에 막 형태로 구비되는 제1 유전층;상기 베이스기판의 하면 상에 막 형태로 구비되는 제2 유전층;상기 제1 유전층 상에 구비되는 제1 전극; 및상기 제2 유전층 상에 구비되는 제2 전극을 포함하는 것을 특징으로 하는,커패시터
|
| 18 |
18
기판의 상면에서 서로 이웃하는 복수의 상부홈 및 기판의 하면에서 서로 이웃하고 상기 복수의 상부홈과 대칭되게 배치되는 복수의 하부홈을 포함하는 베이스기판;상기 복수의 상부홈 전체를 덮도록 상기 복수의 상부홈 및 복수의 상부홈 사이의 기판영역 상에 막 형태로 구비되는 제1 유전층;상기 복수의 하부홈 전체를 덮도록 상기 복수의 하부홈 및 복수의 하부홈 사이의 기판영역 상에 막 형태로 구비되는 제2 유전층;상기 제1 유전층 상에 구비되는 제1 전극; 및상기 제2 유전층 상에 구비되는 제2 전극을 포함하는 것을 특징으로 하는,커패시터
|
| 19 |
19
베이스기판의 상면 및 하면을 에칭하여 상기 베이스기판의 상면 및 하면 각각에 서로 이웃하는 복수의 상부홈 및 복수의 하부홈을 형성하는 단계;각각의 상부홈 상에 제1 산화막을 형성하는 단계;각각의 하부홈 상에 제2 산화막을 형성하는 단계; 및각각의 제1 산화막 및 각각의 제2 산화막 상에 전극을 형성하는 단계를 포함하는 것을 특징으로 하는,커패시터 제조방법
|
| 20 |
20
제19항에 있어서,상기 전극을 형성하는 단계 이후에,서로 이웃하는 복수의 상부홈 및 서로 이웃하는 복수의 하부홈 사이의 기판영역을 절단하여 단일의 커패시터를 제작하는 단계를 더 포함하는 것을 특징으로 하는,커패시터 제조방법
|
| 21 |
21
제19항에 있어서,상기 복수의 상부홈 및 복수의 하부홈을 형성하는 단계 및 상기 제1 산화막을 형성하는 단계 사이에,서로 이웃하는 복수의 상부홈 및 서로 이웃하는 복수의 하부홈 사이의 기판영역을 절단하여 하나의 상부홈 및 하나의 하부홈을 갖는 단일 커패시터 크기의 베이스 기판을 준비하는 단계를 더 포함하는 것을 특징으로 하는,커패시터 제조방법
|
| 22 |
22
제19항에 있어서,상기 각각의 제1 산화막 및 각각의 제2 산화막 상에 전극을 형성하는 단계에서, 베이스기판의 상면에서 형성하는 전극은 서로 이웃하는 제1 산화막 전체를 덮도록 하고, 베이스기판의 하면에서 형성하는 전극은 서로 이웃하는 제2 산화막 전체를 덮도록 하는 것을 특징으로 하는,커패시터 제조방법
|
| 23 |
23
베이스기판의 상면 및 하면을 에칭하여 상기 베이스기판의 상면 및 하면 각각에 서로 이웃하는 복수의 상부홈 및 복수의 하부홈을 형성하는 단계;서로 대칭되는 상부홈 및 하부홈의 중심부에 적어도 하나의 관통홀을 형성하는 단계;각각의 상부홈 상에 제1 산화막을 형성하는 단계;각각의 하부홈 상에 제2 산화막을 형성하는 단계; 및각각의 제1 산화막 및 각각의 제2 산화막 상에 전극을 형성하는 단계를 포함하고,상기 제1 산화막을 형성하는 단계 또는 상기 제2 산화막을 형성하는 단계에서 상기 관통홀도 산화되어 상기 제1 산화막 및 제2 산화막이 서로 연결되도록 하는 것을 특징으로 하는,커패시터 제조방법
|
| 24 |
24
제23항에 있어서,서로 이웃하는 복수의 상부홈 및 서로 이웃하는 복수의 하부홈 사이의 기판영역을 절단하여 단일의 커패시터를 제작하는 단계를 더 포함하는 것을 특징으로 하는,커패시터 제조방법
|
| 25 |
25
제23항에 있어서,상기 관통홀을 형성하는 단계 및 상기 제1 산화막을 형성하는 단계 사이에,서로 이웃하는 복수의 상부홈 및 서로 이웃하는 복수의 하부홈 사이의 기판영역을 절단하여 하나의 상부홈 및 하나의 하부홈을 갖는 단일 커패시터 크기의 베이스 기판을 준비하는 단계를 더 포함하는 것을 특징으로 하는,커패시터 제조방법
|
| 26 |
26
제23항에 있어서,상기 각각의 제1 산화막 및 각각의 제2 산화막 상에 전극을 형성하는 단계에서, 베이스기판의 상면에서 형성하는 전극은 서로 이웃하는 제1 산화막 전체를 덮도록 하고, 베이스기판의 하면에서 형성하는 전극은 서로 이웃하는 제2 산화막 전체를 덮도록 하는 것을 특징으로 하는,커패시터 제조방법
|
| 27 |
27
베이스기판의 상면을 에칭하여 상기 베이스기판의 상면에 서로 이웃하는 복수의 상부홈을 형성하는 단계;서로 이웃하는 상부홈 및 서로 이웃하는 상부홈 사이의 기판영역 상에 제1 산화막을 형성하는 단계; 베이스기판의 하면에 제2 산화막을 형성하는 단계; 및상기 제1 산화막 및 제2 산화막 상에 전극을 형성하는 단계를 포함하는 것을 특징으로 하는,커패시터 제조방법
|
| 28 |
28
베이스기판의 상면 및 하면을 에칭하여 상기 베이스기판의 상면 및 하면 각각에 서로 이웃하는 복수의 상부홈 및 복수의 하부홈을 형성하는 단계;서로 이웃하는 상부홈 및 서로 이웃하는 상부홈 사이의 기판영역 상에 제1 산화막을 형성하는 단계;서로 이웃하는 하부홈 및 서로 이웃하는 하부홈 사이의 기판영역 상에 제2 산화막을 형성하는 단계; 및각각의 제1 산화막 및 각각의 제2 산화막 상에 전극을 형성하는 단계를 포함하는 것을 특징으로 하는,커패시터 제조방법
|
