맞춤기술찾기

이전대상기술

쇼트키 장벽 다이오드 및 그의 제조 방법

  • 기술번호 : KST2020014533
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 쇼트키 장벽 다이오드는 기판, 상기 기판 위에 형성되는 제1 반도체층, 상기 제1 반도체층 위에 형성되는 제2 반도체층, 그리고 상기 제2 반도체층 위에 형성되어 쇼트키 장벽을 형성하는 금속층을 포함하고, 상기 제1 반도체층과 상기 제2 반도체층은 서로 다른 물질로 이루어지고, 상기 제1 반도체층과 상기 제2 반도체층의 전도대 오프셋은 설정된 값보다 작게 설정된다.
Int. CL H01L 29/872 (2006.01.01) H01L 29/47 (2006.01.01) H01L 29/66 (2006.01.01) H01L 21/311 (2006.01.01)
CPC H01L 29/872(2013.01) H01L 29/872(2013.01) H01L 29/872(2013.01) H01L 29/872(2013.01) H01L 29/872(2013.01) H01L 29/872(2013.01)
출원번호/일자 1020190044206 (2019.04.16)
출원인 한국전자통신연구원
등록번호/일자
공개번호/일자 10-2020-0121538 (2020.10.26) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2020.09.21)
심사청구항수 14

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박동우 세종특별자치시 누리로 **,
2 박경현 대전광역시 유성구
3 박정우 대전광역시 유성구
4 신준환 대전광역시 유성구
5 이의수 세종특별자치시 보듬*로 *, *
6 김현수 대전광역시 서구
7 문기원 대전광역시 유성구
8 이일민 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 팬코리아특허법인 대한민국 서울특별시 강남구 논현로**길 **, 역삼***빌딩 (역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2019.04.16 수리 (Accepted) 1-1-2019-0388646-21
2 [심사청구]심사청구서·우선심사신청서
2020.09.21 수리 (Accepted) 1-1-2020-0998314-99
3 선행기술조사의뢰서
Request for Prior Art Search
2020.10.16 수리 (Accepted) 9-1-9999-9999999-89
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
쇼트키 장벽 다이오드로서, 기판, 상기 기판 상에 형성되는 제1 반도체층, 상기 제1 반도체층 상에 형성되는 제2 반도체층, 그리고 상기 제2 반도체층 상의 일부 위치에 형성되어 쇼트키 장벽을 형성하는 쇼트키 금속층을 포함하고, 상기 제1 반도체층과 상기 제2 반도체층은 서로 다른 물질로 이루어지고, 상기 제1 반도체층과 상기 제2 반도체층의 전도대 오프셋은 설정된 값보다 작게 설정되는 쇼트키 장벽 다이오드
2 2
제1항에서,상기 제1 반도체층은 n+ 타입을 가지고, 제2 반도체층은 n- 타입을 가지는 쇼트키 장벽 다이오드
3 3
제1항에서,상기 제1 반도체층은 인듐인(Indium phosphide)를 포함하고, 상기 제2 반도체층은 갈륨 비소 인듐(Indium gallium arsenide)을 포함하는 쇼트키 장벽 다이오드
4 4
제1항에서, 상기 설정된 값은 상온 300k의 열에너지인 쇼트키 장벽 다이오드
5 5
제1항에서, 상기 금속층과 상기 제2 반도체층 사이에 형성되는 절연층을 더 포함하는 쇼트키 장벽 다이오드
6 6
제5항에서, 일부 위치에서 상기 절연층과 상기 제2 반도체층까지 식각한 후 상기 제1 반도체층 상에 형성되는 옴 금속층을 더 포함하는 쇼트키 장벽 다이오드
7 7
제1항에서,상기 쇼트키 금속층 하부로 제2 반도체층 및 제1 반도체층이 부분적으로 식각되는 쇼트키 장벽 다이오드
8 8
제1항에서, 상기 기판과 상기 제1 반도체층 사이에 형성되는 버퍼층을 더 포함하고, 상기 버퍼층은 상기 제1 반도체층과 동일한 물질로 이루어지는 쇼트키 장벽 다이오드
9 9
쇼트키 장벽 다이오드의 제조 방법으로서, 기판 위에 제1 물질을 도핑하여 제1 반도체층을 형성하는 단계, 상기 제1 반도체층 위에 상기 제1 물질과 다른 제2 물질을 도핑하여 제2 반도체층을 형성하는 단계, 그리고 상기 제2 반도체층 위에 쇼트키 장벽이 형성되도록 쇼트키 금속층을 형성하는 단계를 포함하고, 상기 제1 반도체층과 상기 제2 반도체층의 전도대 오프셋은 동일한 물질로 이루어진 상기 제1 반도체층과 상기 제2 반도체층의 전도대 오프셋보다 작게 설정되는 제조 방법
10 10
제9항에서,상기 제1 반도체층은 n+ 타입을 가지고, 제2 반도체층은 n- 타입을 가지는 제조 방법
11 11
제9항에서,상기 제1 반도체층은 인듐인(Indium phosphide)를 포함하고, 상기 제2 반도체층은 갈륨 비소 인듐(Indium gallium arsenide)을 포함하는 제조 방법
12 12
제9항에서, 상기 제2 반도체층과 상기 쇼트키 금속층 사이에 절연층을 형성하는 단계를 더 포함하는 제조 방법
13 13
제12항에서,상기 쇼트키 금속층을 형성하는 단계 전에, 일부 위치에서 상기 절연층과 상기 제2 반도체층까지 식각한 후 상기 제1 반도체층 상에 옴 금속층을 형성하는 단계를 더 포함하는 제조 방법
14 14
제12항에서, 상기 쇼트키 금속층을 형성하는 단계 후에, 상기 쇼트키 금속층의 하부로 제2 반도체층 및 제1 반도체층을 부분적으로 식각하는 단계를 더 포함하는 제조 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 과학기술정보통신부 한국전자통신연구원 정부출연금사업(기관고유사업) 지능형 전파센서 및 무선 에너지 전송 원천기술 개발