맞춤기술찾기

이전대상기술

반도체 메모리 소자 및 그 구동방법

  • 기술번호 : KST2015083203
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 쇼트키접합(schottky junction)을 이용한 반도체 메모리 소자 및 그 구동방법에 관한 것으로, 이를 위해 본 발명은 실리콘기판의 채널영역 상부에 형성된 게이트 및 상기 실리콘기판에 형성되고, 상기 채널영역과 쇼트키접합을 형성하는 소스 및 드레인 전극을 포함하고, 상기 소스 및 드레인 전극 사이에 형성된 쇼트키장벽(schottky barrier) 안에 전하를 저장하는 반도체 메모리 소자를 제공하며, 이를 통하여, 별도의 전하저장공간을 형성할 필요가 없는 반도체 메모리 소자를 제공하는 효과가 있다. DRAM, 쇼트키접합, 캐패시터, 금속 실리사이드
Int. CL H01L 27/108 (2006.01) H01L 29/47 (2006.01) H01L 21/8242 (2006.01)
CPC H01L 27/108(2013.01) H01L 27/108(2013.01) H01L 27/108(2013.01)
출원번호/일자 1020070094686 (2007.09.18)
출원인 한국전자통신연구원
등록번호/일자 10-0891462-0000 (2009.03.26)
공개번호/일자 10-2008-0051009 (2008.06.10) 문서열기
공고번호/일자 (20090402) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보 대한민국  |   1020060121249   |   2006.12.04
법적상태 소멸
심사진행상태 수리
심판사항 심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2007.09.18)
심사청구항수 5

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김태엽 대한민국 서울특별시 은평구
2 장문규 대한민국 대전 유성구
3 이성재 대한민국 대전 유성구
4 김약연 대한민국 대전광역시 중구
5 최철종 대한민국 대전 유성구
6 전명심 대한민국 대전 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신성특허법인(유한) 대한민국 서울특별시 송파구 중대로 ***, ID타워 ***호 (가락동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2007.09.18 수리 (Accepted) 1-1-2007-0674998-48
2 선행기술조사의뢰서
Request for Prior Art Search
2008.05.06 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2008.06.17 수리 (Accepted) 9-1-2008-0038891-10
4 의견제출통지서
Notification of reason for refusal
2008.07.15 발송처리완료 (Completion of Transmission) 9-5-2008-0374323-84
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2008.08.20 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2008-0593691-49
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2008.08.20 수리 (Accepted) 1-1-2008-0593692-95
7 거절결정서
Decision to Refuse a Patent
2008.12.26 발송처리완료 (Completion of Transmission) 9-5-2008-0645450-53
8 명세서 등 보정서(심사전치)
Amendment to Description, etc(Reexamination)
2009.01.22 보정승인 (Acceptance of amendment) 7-1-2009-0003108-56
9 등록결정서
Decision to grant
2009.03.13 발송처리완료 (Completion of Transmission) 9-5-2009-0111199-07
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
삭제
2 2
삭제
3 3
삭제
4 4
삭제
5 5
삭제
6 6
삭제
7 7
삭제
8 8
실리콘기판의 채널영역 상부에 형성된 게이트, 상기 채널영역과 쇼트키접합을 형성하는 소스 및 드레인 전극을 포함하는 반도체 메모리 소자의 구동방법에 있어서,상기 게이트, 소스 및 드레인 전극에 바이어스를 인가하여 채널을 턴온(turn on)시키는 단계;상기 게이트에 바이어스가 인가된 상태에서 상기 소스 및 드레인 전극에 인가된 바이어스를 제거하여 상기 채널영역 내에 전하를 저장하여 쓰기를 수행하는 단계를 포함하는 반도체 메모리 소자의 구동방법
9 9
제8항에 있어서,상기 저장된 전하를 상기 드레인 전극으로 전달하여 읽기를 수행하는 단계를 더 포함하는 반도체 메모리 소자의 구동방법
10 10
제8항에 있어서,상기 게이트에 인가되는 바이어스는 문턱전압보다 큰 반도체 메모리 소자의 구동방법
11 11
제8항에 있어서,상기 소스 및 드레인 전극 사이에 1V ~ 10V 범위의 바이어스를 인가하는 반도체 메모리 소자의 구동방법
12 12
제9항에 있어서,상기 읽기를 수행하는 단계에서 소스 및 드레인 전극 사이에 인가되는 바이어스는 상기 쓰기동작을 수행하기 위하여 소스 및 드레인 전극 사이에 인가된 바이어스보다 작은 반도체 메모리 소자의 구동방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.