| 1 |
1
리프레시 명령이 인가되는 경우 리프레시 명령에 대한 일반 리프레시 동작과 함께 추가로 수행할 추가 리프레시 동작 시 참조할 참조 주소를 제공하는 로우 해머 방지 회로로서,상기 참조 주소로서 제공되었거나 제공될 예정인 로우 주소를 저장하는 히스토리 저장 회로;액티브 명령에 대응하는 로우 주소를 저장하는 주소 저장 회로;상기 참조 주소로서 제공될 주소를 저장하는 참조 주소 저장 회로; 및상기 리프레시 명령이 인가되는 경우 상기 참조 주소 저장 회로에 저장된 주소 중 하나를 상기 참조 주소로서 출력하는 제어 회로를 포함하는 로우 해머 방지 회로
|
| 2 |
2
청구항 1에 있어서, 상기 히스토리 저장 회로는 상기 로우 주소에 대응하는 액티브 카운트를 함께 저장하고,상기 제어 회로는 상기 액티브 명령에 대응하는 로우 주소가 상기 히스토리 저장 회로에 저장되어 있는 경우 상기 로우 주소를 상기 주소 저장 회로에 저장하고, 상기 로우 주소가 상기 히스토리 저장 회로에 저장되어 있다면 상기 로우 주소에 대응하는 액티브 카운트를 증가시키는 로우 해머 방지 회로
|
| 3 |
3
청구항 1에 있어서, 상기 제어 회로는 단위 시간이 경과하거나 상기 리프레시 명령이 인가되는 경우 상기 주소 저장 회로에서 임의의 주소를 선택하여 상기 참조 주소 저장 회로와 상기 히스토리 저장 회로에 저장하고, 상기 참조 주소 저장회로에 저장된 주소 중 하나를 선택하여 상기 참조 주소로서 출력하는 로우 해머 방지 회로
|
| 4 |
4
청구항 2에 있어서, 상기 주소 저장 회로는 제 1 주소 저장 회로와 상기 제 2 주소 저장 회로를 포함하고,상기 제어 회로는 상기 액티브 명령에 대응하는 로우 주소가 상기 히스토리 저장 회로에 저장되어 있는 경우 상기 로우 주소를 상기 제 1 주소 저장 회로에 저장하는 로우 해머 방지 회로
|
| 5 |
5
청구항 4에 있어서, 상기 제어 회로는 단위 시간이 경과하거나 상기 리프레시 명령이 인가되는 경우 상기 제 1 주소 저장 회로에서 어느 하나의 주소를 선택하여 상기 제 2 주소 저장 회로에 저장하고, 상기 제 2 주소 저장 회로에서 임의의 주소를 선택하여 상기 참조 주소 저장 회로와 상기 히스토리 저장 회로에 저장하며, 상기 참조 주소 저장 회로에 저장된 주소 중 하나를 선택하여 상기 참조 주소로서 출력하는 로우 해머 방지 회로
|
| 6 |
6
청구항 5에 있어서, 상기 제어 회로는 상기 제 1 주소 저장 회로에서 어느 하나의 주소를 선택한 후 상기 제 1 주소 저장 회로를 초기화하는 로우 해머 방지 회로
|
| 7 |
7
청구항 6에 있어서, 상기 제어 회로는 상기 리프레시 명령이 인가된 경우 상기 참조 주소 저장 회로에 저장된 주소 중 하나를 선택하여 상기 참조 주소로서 출력하는 로우 해머 방지 회로
|
| 8 |
8
리프레시 명령이 인가되는 경우 리프레시 명령에 대한 일반 리프레시 동작과 함께 추가로 수행할 추가 리프레시 동작 시 참조할 참조 주소를 제공하는 로우 해머 방지 회로; 및상기 리프레시 명령과 상기 참조 주소를 수신하여 상기 일반 리프레시 동작과 상기 추가 리프레시 동작을 수행하는 메모리 칩을 포함하는 메모리 모듈
|
| 9 |
9
청구항 8에 있어서, 상기 메모리 칩은 상기 추가 리프레시 동작 시 상기 참조 주소에 인접한 워드라인을 리프레시하는 메모리 모듈
|
| 10 |
10
청구항 8에 있어서, 상기 로우 해머 방지 회로는상기 참조 주소로서 상기 메모리 칩에 제공되었거나 제공될 예정인 로우 주소를 저장하는 히스토리 저장 회로;액티브 명령에 대응하는 로우 주소를 저장하는 주소 저장 회로;상기 참조 주소로서 상기 메모리 칩에 제공될 참조 주소를 저장하는 참조 주소 저장 회로; 및상기 리프레시 명령이 인가되는 경우 상기 참조 주소 저장 회로에 저장된 주소 중 하나를 상기 참조 주소로서 출력하는 제어 회로를 포함하는 메모리 모듈
|
| 11 |
11
청구항 10에 있어서, 상기 히스토리 저장 회로는 상기 로우 주소에 대응하는 액티브 카운트를 함께 저장하고,상기 제어 회로는 상기 액티브 명령에 대응하는 로우 주소가 상기 히스토리 저장 회로에 저장되어 있는 경우 상기 로우 주소를 상기 주소 저장 회로에 저장하고, 상기 로우 주소가 상기 히스토리 저장 회로에 저장되어 있다면 상기 로우 주소에 대응하는 액티브 카운트를 증가시키는 메모리 모듈
|
| 12 |
12
청구항 10에 있어서, 상기 제어 회로는 단위 시간이 경과하거나 상기 리프레시 명령이 인가되는 경우 상기 주소 저장 회로에서 임의의 주소를 선택하여 상기 참조 주소 저장 회로와 상기 히스토리 저장 회로에 저장하고, 상기 참조 주소 저장회로에 저장된 주소 중 하나를 선택하여 상기 참조 주소로서 출력하는 메모리 모듈
|
| 13 |
13
청구항 11에 있어서, 상기 주소 저장 회로는 제 1 주소 저장 회로와 상기 제 2 주소 저장 회로를 포함하고,상기 제어 회로는 상기 액티브 명령에 대응하는 로우 주소가 상기 히스토리 저장 회로에 저장되어 있는 경우 상기 로우 주소를 상기 제 1 주소 저장 회로에 저장하는 메모리 모듈
|
| 14 |
14
청구항 13에 있어서, 상기 제어 회로는 단위 시간이 경과하거나 상기 리프레시 명령이 인가되는 경우 상기 제 1 주소 저장 회로에서 어느 하나의 주소를 선택하여 상기 제 2 주소 저장 회로에 저장하고, 상기 제 2 주소 저장 회로에서 임의의 주소를 선택하여 상기 참조 주소 저장 회로와 상기 히스토리 저장 회로에 저장하며, 상기 참조 주소 저장 회로에 저장된 주소 중 하나를 선택하여 상기 참조 주소로서 출력하는 메모리 모듈
|
| 15 |
15
청구항 14에 있어서, 상기 제어 회로는 상기 제 1 주소 저장 회로에서 어느 하나의 주소를 선택한 후 상기 제 1 주소 저장 회로를 초기화하는 메모리 모듈
|
| 16 |
16
청구항 14에 있어서, 상기 제어 회로는 상기 리프레시 명령이 인가된 경우 상기 참조 주소 저장 회로에 저장된 주소 중 하나를 선택하여 상기 참조 주소로서 출력하는 메모리 모듈
|
| 17 |
17
청구항 8에 있어서,메모리 컨트롤러에서 제공되는 명령 및 주소를 버퍼링하여 상기 메모리 칩에 제공하는 버퍼 칩을 더 포함하되, 상기 로우 해머 방지 회로는 상기 버퍼 칩 내부에 포함되는 메모리 모듈
|
| 18 |
18
명령 신호, 주소 신호를 출력하는 메모리 컨트롤러; 및상기 명령 신호 및 주소 신호에 따라 동작하여 데이터 신호를 상기 메모리 컨트롤러와 송수신하는 메모리 모듈을 포함하되, 상기 메모리 모듈은 리프레시 명령이 인가되는 경우 리프레시 명령에 대한 일반 리프레시 동작과 함께 추가로 수행할 추가 리프레시 동작 시 참조할 참조 주소를 제공하는 로우 해머 방지 회로; 및상기 리프레시 명령과 상기 참조 주소를 수신하여 상기 일반 리프레시 동작과 상기 추가 리프레시 동작을 수행하는 메모리 칩을 포함하는 메모리 시스템
|
| 19 |
19
청구항 18에 있어서, 상기 로우 해머 방지 회로는상기 참조 주소로서 상기 메모리 칩에 제공되었거나 제공될 예정인 로우 주소를 저장하는 히스토리 저장 회로;액티브 명령에 대응하는 로우 주소를 저장하는 주소 저장 회로;상기 참조 주소로서 상기 메모리 칩에 제공될 참조 주소를 저장하는 참조 주소 저장 회로; 및상기 리프레시 명령이 인가되는 경우 상기 참조 주소 저장 회로에 저장된 주소 중 하나를 상기 참조 주소로서 출력하는 제어 회로를 포함하는 메모리 시스템
|
| 20 |
20
청구항 20에 있어서, 상기 히스토리 저장 회로는 상기 로우 주소에 대응하는 액티브 카운트를 함께 저장하고,상기 제어 회로는 상기 액티브 명령에 대응하는 로우 주소가 상기 히스토리 저장 회로에 저장되어 있는 경우 상기 로우 주소를 상기 주소 저장 회로에 저장하고, 상기 로우 주소가 상기 히스토리 저장 회로에 저장되어 있다면 상기 로우 주소에 대응하는 액티브 카운트를 증가시키는 메모리 시스템
|
| 21 |
21
청구항 20에 있어서, 상기 제어 회로는 단위 시간이 경과하거나 상기 리프레시 명령이 인가되는 경우 상기 주소 저장 회로에서 임의의 주소를 선택하여 상기 참조 주소 저장 회로와 상기 히스토리 저장 회로에 저장하고, 상기 참조 주소 저장회로에 저장된 주소 중 하나를 선택하여 상기 참조 주소로서 출력하는 메모리 시스템
|
| 22 |
22
청구항 18에 있어서, 상기 메모리 모듈은 상기 메모리 컨트롤러에서 제공되는 명령 및 주소를 버퍼링하여 상기 메모리 칩에 제공하는 버퍼 칩을 더 포함하되, 상기 로우 해머 방지 회로는 상기 버퍼 칩 내부에 포함되는 메모리 시스템
|
