| 1 |
1
기판;상기 기판 상에, 상기 기판과 접촉하는 터널 절연층;상기 터널 절연층 상에, 상기 터널 절연층과 접촉하고, 강유전체(ferroelectric) 물질을 포함하는 전하 저장층;상기 전하 저장층 상에, 상기 전하 저장층과 접촉하는 배리어 절연층; 및상기 배리어 절연층 상에, 상기 배리어 절연층과 접촉하는 게이트 전극을 포함하는 반도체 메모리 장치
|
| 2 |
2
제 1항에 있어서,상기 배리어 절연층은 상기 전하 저장층의 상면, 측면을 따라 연장되고,상기 터널 절연층은 상기 배리어 절연층의 하면 일부 및 상기 전하 저장층의 하면을 따라 연장되는 반도체 메모리 장치
|
| 3 |
3
제 1항에 있어서,상기 배리어 절연층은 상기 전하 저장층의 상면을 따라 연장되고, 상기 전하 저장층의 측면을 따라 비형성되고,상기 터널 절연층은 상기 전하 저장층의 하면을 따라 연장되고, 상기 배리어 절연층과 비접촉하는 반도체 메모리 장치
|
| 4 |
4
제 1항에 있어서,상기 배리어 절연층은 제1 배리어 절연층과 제2 배리어 절연층을 포함하고,상기 제1 배리어 절연층은 상기 전하 저장층의 상면을 따라 연장되고, 상기 전하 저장층과 접촉하고,상기 제2 배리어 절연층은 상기 제1 배리어 절연층의 상면을 따라 연장되고, 상기 제1 배리어 절연층과 접촉하는 반도체 메모리 장치
|
| 5 |
5
제 1항에 있어서,상기 터널 절연층은 제1 터널 절연층과 제2 터널 절연층을 포함하고,상기 제1 터널 절연층은 상기 전하 저장층의 하면을 따라 연장되고, 상기 전하 저장층과 접촉하고,상기 제2 터널 절연층은 상기 제1 터널 절연층의 하면을 따라 연장되고, 상기 제1 터널 절연층과 접촉하는 반도체 메모리 장치
|
| 6 |
6
기판;상기 기판 상에 번갈아 적층된 다수의 절연층 및 다수의 게이트층을 갖는 적층 구조체;상기 적층 구조체를 관통하는 채널 홀; 및상기 채널 홀 내의 채널 구조체를 포함하고,상기 채널 구조체는 상기 채널 홀의 프로파일을 따라 순차적으로 형성된 배리어 절연층과, 전하 저장층과, 터널 절연층과, 채널 패턴을 포함하고,상기 배리어 절연층은 상기 게이트층과 접촉하고,상기 전하 저장층은 상기 배리어 절연층 상에 배치되고, 상기 배리어 절연층과 접촉하고, 강유전체 물질을 포함하고,상기 터널 절연층은 상기 전하 저장층 상에 배치되고, 상기 전하 저장층과 접촉하고,상기 채널 패턴은 상기 터널 절연층 상에 배치되고, 상기 터널 절연층과 접촉하는 반도체 메모리 장치
|
| 7 |
7
제 6항에 있어서,상기 배리어 절연층은 상기 전하 저장층의 외측벽, 상면 및 하면을 따라 연장되고,상기 터널 절연층은 상기 전하 저장층의 내측벽을 따라 연장되는 반도체 메모리 장치
|
| 8 |
8
제 6항에 있어서,상기 강유전체 물질은 InSe 및 BaTiO3 중 적어도 하나를 포함하는 반도체 메모리 장치
|
| 9 |
9
제 6항에 있어서,상기 배리어 절연층은 상기 채널 홀의 프로파일을 따라 순차적으로 형성된 제1 배리어 절연층과 제2 배리어 절연층을 포함하고,상기 제2 배리어 절연층은 상기 전하 저장층의 외측벽을 따라 연장되고, 상기 전하 저장층과 접촉하고,상기 제1 배리어 절연층은 상기 제2 배리어 절연층 및 상기 적층 구조체 사이에 배치되고, 상기 제2 배리어 절연층 및 상기 적층 구조체와 접촉하는 반도체 메모리 장치
|
| 10 |
10
제 6항에 있어서,상기 터널 절연층은 상기 채널 홀의 프로파일을 따라 순차적으로 형성된 제1 터널 절연층과 제2 터널 절연층을 포함하고,상기 제1 터널 절연층은 상기 전하 저장층의 내측벽을 따라 연장되고, 상기 전하 저장층과 접촉하고,상기 제2 터널 절연층은 상기 제1 터널 절연층 및 상기 채널 패턴 사이에 배치되고, 상기 제1 터널 절연층 및 상기 채널 패턴과 접촉하는 반도체 메모리 장치
|
