| 1 |
1
연산설정전류에 의한 스핀토크에 의해 일 방향의 자화가 발생하며, 출력단이 형성된 하나 이상의 연산재설정부; 및상기 연산재설정부 상에 형성되며, 입력전류에 의한 스핀토크에 의해 상기 일 방향의 자화가 발생하는 하나 이상의 입력부를 포함하며,상기 연산재설정부의 자화 방향과 상기 입력부의 자화 방향이 평행인지 아니면 반평행인지에 기초하여 상기 출력단의 출력전압이 결정되는 연산 기능 로직 소자
|
| 2 |
2
제1항에 있어서,상기 연산재설정부 및 입력부의 자화 방향은 수직 방향 및 수평 방향 중 어느 하나인 것을 특징으로 하는 연산 기능 로직 소자
|
| 3 |
3
제1항에 있어서,상기 연산재설정부는, 상기 연산설정전류가 흐르는 연산재설정전극층; 및상기 연산재설정전극층 상에 형성되며, 상기 연산설정전류에 의해 상기 일 방향의 자화가 발생하는 연산재설정자성층;을 포함하며,상기 연산재설정전극층에 상기 출력단이 형성되는 것을 특징으로 하는 연산 기능 로직 소자
|
| 4 |
4
제1항에 있어서,상기 입력부는,상기 연산재설정부 상에 형성되며, 상기 일 방향의 자화가 발생하는 입력자성층; 및상기 입력자성층 상에 형성되며, 상기 입력자성층의 자화를 발생시키기 위한 상기 입력전류가 흐르는 입력전극층을 포함하는 것을 특징으로 하는 연산 기능 로직 소자
|
| 5 |
5
제1항에 있어서,상기 연산재설정부는 하나이고,상기 입력부는 하나이며,상기 연산재설정부의 자화 방향과 상기 입력부의 자화 방향이 평행일 때의 상기 출력전압의 값(Vp)은, 상기 연산재설정부의 자화 방향과 상기 입력부의 자화 방향이 반평행일 때의 상기 출력전압의 값(Vap)보다 크며, 상기 출력전압의 값이 Vp일 때 출력값을 '1'로 설정하고, 상기 출력전압의 값이 Vap일 때 상기 출력값을 '0'로 설정함으로써 부정(NOT) 논리 연산을 수행하는 것을 특징으로 하는 연산 기능 로직 소자
|
| 6 |
6
제1항에 있어서,상기 연산재설정부는 하나이고,상기 입력부는 복수이고, 상기 연산재설정부 상에 수평 방향으로 배열되며,상기 연산재설정부의 자화 방향은 상기 복수의 입력부에 대해 동일하게 설정되는 것을 특징으로 하는 연산 기능 로직 소자
|
| 7 |
7
제6항에 있어서,상기 입력부는 제1 입력부 및 제2 입력부를 포함하고,상기 제1 입력부측에 위치한 상기 연산재설정부의 일단은 접지전압에 연결되고, 상기 출력단은 수평 방향에서 상기 연산재설정부의 일단과 대향하고 상기 제2 입력부측에 위치하며,상기 제1 입력부의 자화 방향과 상기 연산재설정부의 자화 방향이 평행이고, 상기 제2 입력부의 자화 방향과 상기 연산재설정부의 자화 방향이 평행일 때의 상기 출력전압의 최대값(Vmax)과, 상기 제1 입력부의 자화 방향과 상기 연산재설정부의 자화 방향이 반평행이고, 상기 제2 입력부의 자화 방향과 상기 연산재설정부의 자화 방향이 평행일 때의 상기 출력전압의 제1값(V1)과, 상기 제1 입력부의 자화 방향과 상기 연산재설정부의 자화 방향이 평행이고, 상기 제2 입력부의 자화 방향과 상기 연산재설정부의 자화 방향이 반평행일 때의 상기 출력전압의 제2값(V2)과, 상기 제1 입력부의 자화 방향과 상기 연산재설정부의 자화 방향이 반평행이고, 상기 제2 입력부의 자화 방향과 상기 연산재설정부의 자화 방향이 반평행일 때의 상기 출력전압의 최소값(Vmin)이 다음의 관계를 만족하는 것을 특징으로 하는 연산 기능 로직 소자
|
| 8 |
8
제7항에 있어서,상기 연산재설정부의 자화 방향이 업 방향이고,기준전압(Vref)이, 상기 출력전압의 최대값(Vmax)과, 상기 출력전압의 제1값(V1)의 사이로 설정되고, 상기 출력전압이 상기 기준전압보다 크면 출력값을 '1'으로 설정하고 상기 출력전압이 상기 기준전압보다 작으면 출력값을 '0'으로 설정함으로써 앤드(AND) 논리 연산을 수행하는 것을 특징으로 하는 연산 기능 로직 소자
|
| 9 |
9
제7항에 있어서,상기 연산재설정부의 자화 방향이 업 방향이고,기준전압(Vref)이, 상기 출력전압의 제2값(V2)과, 상기 출력전압의 최소값(Vmin)의 사이로 설정되고, 상기 출력전압이 상기 기준전압보다 크면 출력값을 '1'으로 설정하고 상기 출력전압이 상기 기준전압보다 작으면 출력값을 '0'으로 설정함으로써 오어(OR) 논리 연산을 수행하는 것을 특징으로 하는 연산 기능 로직 소자
|
| 10 |
10
제7항에 있어서,상기 연산재설정부의 자화 방향이 다운 방향이고,기준전압(Vref)이, 상기 출력전압의 최대값(Vmax)과, 상기 출력전압의 제1값(V1)의 사이로 설정되고, 상기 출력전압이 상기 기준전압보다 크면 출력값을 '1'으로 설정하고 상기 출력전압이 상기 기준전압보다 작으면 출력값을 '0'으로 설정함으로써 노어(NOR) 논리 연산을 수행하는 것을 특징으로 하는 연산 기능 로직 소자
|
| 11 |
11
제7항에 있어서,상기 연산재설정부의 자화 방향이 다운 방향이고,기준전압(Vref)이, 상기 출력전압의 제2값(V2)과, 상기 출력전압의 최소값(Vmin)의 사이로 설정되고, 상기 출력전압이 상기 기준전압보다 크면 출력값을 '1'으로 설정하고 상기 출력전압이 상기 기준전압보다 작으면 출력값을 '0'으로 설정함으로써 낸드(NAND) 논리 연산을 수행하는 것을 특징으로 하는 연산 기능 로직 소자
|
| 12 |
12
제6항에 있어서,상기 입력부는 제3 입력부, 제4 입력부 및 제5 입력부를 포함하고,상기 제3 입력부측에 위치한 상기 연산재설정부의 일단은 접지전압에 연결되고, 상기 출력단은 수평 방향에서 상기 연산재설정부의 일단과 대향하고 상기 제5 입력부측에 위치하여, 3항 논리 연산을 수행하는 것을 특징으로 하는 연산 기능 로직 소자
|
| 13 |
13
제12항에 있어서,상기 연산재설정부의 자화 방향은 업 방향이고,기준전압이, 상기 제3 입력부의 자화 방향과 상기 연산재설정부의 자화 방향이 평행이고, 상기 제4 입력부의 자화 방향과 상기 연산재설정부의 자화 방향이 평행이고, 상기 제5 입력부의 자화 방향과 상기 연산재설정부의 자화 방향이 평행일 때의 상기 출력전압의 값과, 상기 제3 입력부의 자화 방향과 상기 연산재설정부의 자화 방향이 반평행이고, 상기 제4 입력부의 자화 방향과 상기 연산재설정부의 자화 방향이 평행이고, 상기 제5 입력부의 자화 방향과 상기 연산재설정부의 자화 방향이 평행일 때의 상기 출력전압의 값의 사이로 설정되고,상기 출력전압이 상기 기준전압보다 크면 출력값을 '1'으로 설정하고 상기 출력전압이 상기 기준전압보다 작으면 출력값을 '0'으로 설정함으로써 3항 앤드(AND) 논리 연산을 수행하는 것을 특징으로 하는 연산 기능 로직 소자
|
| 14 |
14
제1항에 있어서,상기 연산재설정부와 상기 입력부는 각각이 복수이고 수평 방향으로 배열되며, 상기 연산재설정부와 상기 입력부는 수직 방향으로 서로 대응하도록 형성되고,상기 복수의 연산재설정부의 자화 방향은 서로 독립적으로 설정되는 것을 특징으로 하는 연산 기능 로직 소자
|
| 15 |
15
제14항에 있어서,상기 복수의 연산재설정부는,상기 연산설정전류가 흐르는 연산재설정전극층; 및상기 연산재설정전극층 상에 수평 방향으로 소정의 간격을 두고 형성되며, 상기 연산설정전류에 의해 상기 일 방향의 자화가 발생하는 복수의 연산재설정자성층;을 포함하며,상기 복수의 연산재설정자성층의 일부에는 상기 일 방향의 전압이 인가되어, 상기 전압이 인가된 일부의 연산재설정자성층과, 상기 전압이 인가되지 않은 나머지의 연산재설정자성층은 상이한 자기이방성을 갖고,상기 연산설정전류에 의해 상기 일부의 연산재설정자성층과 상기 나머지의 연산재설정자성층의 자화 방향이 반대로 설정되는 것을 특징으로 하는 연산 기능 로직 소자
|
