| 1 |
1
실리콘 기판에 배치된 복수의 커패시터 패턴들의 정전용량 변화를 이용하여, 감지 클럭을 생성하는 클럭 생성부;상기 감지 클럭을 카운팅하여 감지 카운트 정보를 출력하는 카운터부; 및상기 감지 카운트 정보와 기준 카운트 정보 간의 차이에 기초하여, 상기 실리콘 기판에 실장된 반도체 칩에 대한 기설정된 보안 동작을 수행하는 공격 대응부를 포함하는, 실리콘 후면 보호 장치
|
| 2 |
2
제1항에 있어서, 상기 클럭 생성부는 기설정된 커패시터 패턴의 개수 단위로 상기 감지 클럭을 생성하도록 적어도 둘 이상의 감지 센서를 포함하는, 실리콘 후면 보호 장치
|
| 3 |
3
제2항에 있어서,상기 적어도 둘 이상의 감지 센서 각각은 감지 저항;상기 감지 저항에 일측이 연결되고, 출력 노드에 게이트측이 연결된 감지 트랜지스터; 및상기 감지 저항과 상기 감지 트랜지스터 사이에 위치한 입력 노드에 연결된 하나의 커패시터 패턴을 포함하는, 실리콘 후면 보호 장치
|
| 4 |
4
제2항에 있어서, 상기 클럭 생성부는 상기 적어도 둘 이상의 감지 센서 중 하나의 감지 센서의 입력 노드를 통해 구동 전압을 제공받고, 다른 하나의 감지 센서의 출력 노드를 통해 상기 감지 클럭을 출력하는, 실리콘 후면 보호 장치
|
| 5 |
5
제4항에 있어서, 상기 클럭 생성부는 상기 하나의 감지 센서와 상기 다른 하나의 감지 센서 사이에 서로 직렬로 연결된 복수의 감지 센서들을 더 포함하는, 실리콘 후면 보호 장치
|
| 6 |
6
제4항에 있어서, 상기 구동 전압에 기초하여, 상기 감지 클럭에 대응되는 기준 클럭을 생성하는 기준클럭 생성부를 더 포함하는, 실리콘 후면 보호 장치
|
| 7 |
7
제1항에 있어서, 상기 복수의 커패시터 패턴들 각각은 서로가 일정 거리 이격된 제1 및 제2 금속 패턴; 및상기 제1 및 제2 금속 패턴 사이에 배치된 절연체를 포함하는, 실리콘 후면 보호 장치
|
| 8 |
8
제7항에 있어서,상기 제1 및 제2 금속 패턴 각각은 길이 방향으로 연장된 수평 전극; 및상기 수평 전극으로부터 일정 거리마다 폭 방향으로 연장된 수직 전극을 포함하는, 실리콘 후면 보호 장치
|
| 9 |
9
제8항에 있어서,상기 제1 및 제2 금속 패턴은 상기 수직 전극이 서로 엇갈리게 배치되어, 길이 방향으로 평행하게 배치되는, 실리콘 후면 보호 장치
|
| 10 |
10
제1항에 있어서, 상기 복수의 커패시터 패턴들은 상기 실리콘 기판에 부착된 다단의 보호층들 중 더미 쉴드층에 하측으로 이웃한 패시브 쉴드층과 하나의 보호층에 배치되고, 상기 하나의 보호층은 로직에 사용되지 않는 제1 영역과 로직에 사용되는 제2 영역으로 구분되는, 실리콘 후면 보호 장치
|
| 11 |
11
제10항에 있어서,상기 제1 영역과 상기 패시브 쉴드층의 영역은 전체 면적에 최대 100% 비율로 상기 복수의 커패시터 패턴들이 배치되는, 실리콘 후면 보호 장치
|
| 12 |
12
제10항에 있어서, 상기 제2 영역은 전체 면적에 최대 50% 비율로 상기 복수의 커패시터 패턴들이 배치되는, 실리콘 후면 보호 장치
|
| 13 |
13
제1항에 있어서, 상기 감지 카운트 정보와 상기 기준 카운트 정보를 비교하고, 비교 결과에 기초하여 경보 신호를 출력하는 판단 모듈; 및상기 경보 신호에 기초하여, 기설정된 보안 동작을 수행하는 처리 모듈을 포함하는, 실리콘 후면 보호 장치
|
| 14 |
14
복수의 반도체 칩들이 실장된 실리콘 기판;상기 실리콘 기판의 표면에 부착된 다단의 보호층들; 상기 다단의 보호층들 중 적어도 하나에 배치된 복수의 커패시터 패턴들; 및상기 복수의 커패시터 패턴들의 정전용량 변화에 기초하여, 상기 반도체 칩에 대한 후면 공격 여부를 판단하는 보호 회로부를 포함하는, 실리콘 후면 보호 장치
|
| 15 |
15
제14항에 있어서, 상기 적어도 하나는 상기 다단의 보호층들 중 더미 쉴드층 하측에 이웃한 패시브 쉴드층과 하나의 보호층을 포함하고,상기 하나의 보호층은 로직에 사용되지 않는 제1 영역과 로직에 사용되는 제2 영역으로 구분되는, 실리콘 후면 보호 장치
|
| 16 |
16
제15항에 있어서, 상기 제1 영역과 상기 패시브 쉴드층의 영역은 전체 면적에 대해 100% 비율로 상기 복수의 커패시터 패턴들이 배치되는, 실리콘 후면 보호 장치
|
| 17 |
17
제15항에 있어서, 상기 제2 영역은 전체 면적에 대해 50% 비율로 상기 복수의 커패시터 패턴들이 배치되는, 실리콘 후면 보호 장치
|
| 18 |
18
제14항에 있어서,상기 보호 회로부는 기설정된 커패시터 패턴의 개수 단위로 감지 클럭을 생성하는, 실리콘 후면 보호 장치
|
| 19 |
19
실리콘 후면 보호 장치의 동작 방법으로서, 클럭 생성부가 실리콘 기판에 배치된 복수의 커패시터 패턴들 중 제1 적어도 둘의 커패시터 패턴을 이용하여, 감지 클럭을 생성하는 단계;기준 클럭 생성부가 상기 제1 적어도 둘의 커패시터 패턴에 대응되는 제2 적어도 둘의 커패시터 패턴을 이용하여, 기준 클럭을 생성하는 단계; 카운터부가 상기 감지 클럭과 상기 기준 클럭을 카운팅하여 감지 카운트 정보와 기준 카운트 정보를 공격 대응부에 출력하는 단계; 및상기 공격 대응부가 상기 감지 카운트 정보와 상기 기준 카운트 정보 간의 차이에 기초하여, 상기 실리콘 기판에 실장된 반도체 칩에 대한 기설정된 보안 동작을 수행하는 단계를 포함하는, 실리콘 후면 보호 장치의 동작 방법
|
| 20 |
20
제19항에 있어서,상기 복수의 커패시터 패턴들은 상기 실리콘 기판에 부착된 다단의 보호층들 중 더미 쉴드층에 하측으로 이웃한 패시브 쉴드층과 하나의 보호층에 배치되는, 실리콘 후면 보호 장치의 동작 방법
|
