| 1 |
1
신경망과 메모리 사이에서 데이터를 전달하는 메모리 제어 방법으로서,히스토리 정보가 입력되면 레퍼런스 예측 테이블 및 블랍 디스크립터를 사용하여 데이터의 선인출 정보를 생성하는 단계,상기 선인출 정보를 바탕으로 메모리 내에서 상기 데이터를 읽어들이고, 상기 데이터를 선인출 버퍼에 일시적으로 보관하는 단계, 및상기 선인출 정보를 바탕으로 상기 메모리 내에서 다음 데이터에 접근하고, 상기 데이터가 상기 선인출 버퍼에서 심층 신경망에게 전달된 이후에 상기 다음 데이터를 상기 선인출 버퍼에 일시적으로 보관하는 단계를 포함하는 메모리 제어 방법
|
| 2 |
2
제1항에서, 상기 선인출 정보는, 상기 데이터의 소스 주소 및 상기 데이터의 크기를 포함하는 제1 선인출 정보와, 상기 다음 데이터의 소스 주소 및 상기 다음 데이터의 크기를 포함하는 제2 선인출 정보를 포함하는, 메모리 제어 방법
|
| 3 |
3
제2항에서, 상기 선인출 정보를 바탕으로 메모리 내에서 상기 데이터를 읽어들이고, 상기 데이터를 선인출 버퍼에 일시적으로 보관하는 단계는,상기 제1 선인출 정보 내의 상기 소스 주소를 바탕으로 상기 메모리 내에서 상기 데이터를 읽어들이는 단계를 포함하는, 메모리 제어 방법
|
| 4 |
4
제3항에서,상기 데이터를 사용한 연산을 바탕으로 업데이트된 데이터가 상기 선인출 버퍼에 보관되면, 상기 데이터의 소스 주소에 대응하는 타깃 주소에 따라, 상기 업데이트된 데이터를 상기 메모리 내에 저장하는 단계를 더 포함하는 메모리 제어 방법
|
| 5 |
5
신경망 연산기와 메모리 사이에서 데이터를 전달하는 메모리 제어 장치로서,히스토리 정보가 입력되면 블랍 디스크립터와 함께 데이터의 선인출 정보를 생성하기 위해 사용되는 레퍼런스 예측 테이블을 포함하는 시냅스 상관 테이블,상기 선인출 정보를 바탕으로 상기 메모리 내에서 상기 데이터를 읽어들이고, 상기 선인출 정보를 바탕으로 상기 데이터의 다음 데이터를 상기 메모리 내에서 읽어들이는 하부 메모리 제어부, 및 하부 메모리 제어부에 의해 읽힌 상기 데이터가 상기 신경망 연산기에게 전달되기 전까지 상기 데이터를 일시적으로 저장하고, 상기 데이터가 상기 신경망 연산기에게 전달된 이후 상기 다음 데이터를 일시적으로 저장하는 선인출 버퍼를 포함하는 메모리 제어 장치
|
| 6 |
6
제5항에서, 상기 선인출 정보는, 상기 데이터의 소스 주소 및 상기 데이터의 크기를 포함하는 제1 선인출 정보와, 상기 다음 데이터의 소스 주소 및 상기 다음 데이터의 크기를 포함하는 제2 선인출 정보를 포함하는, 메모리 제어 장치
|
| 7 |
7
제6항에서, 상기 하부 메모리 제어부는,상기 제1 선인출 정보 내의 상기 데이터의 소스 주소를 바탕으로 상기 메모리 내에서 상기 데이터를 읽어들이고, 상기 제2 선인출 정보 내의 상기 다음 데이터의 소스 주소를 바탕으로 상기 메모리 내에서 상기 다음 데이터를 읽어들이는, 메모리 제어 장치
|
| 8 |
8
제7항에서,상기 선인출 버퍼는 읽기 버퍼 및 쓰기 버퍼를 포함하고, 상기 선인출 버퍼는, 상기 데이터를 상기 읽기 버퍼에 일시적으로 저장하고, 상기 데이터가 상기 신경망 연산기에게 전달된 이후 상기 다음 데이터를 상기 읽기 버퍼에 일시적으로 저장하는, 메모리 제어 장치
|
| 9 |
9
제8항에서, 상기 선인출 버퍼는, 상기 데이터를 사용한 연산을 바탕으로 업데이트된 데이터가 상기 신경망 연산기로부터 수신되면, 상기 업데이트된 데이터를 상기 쓰기 버퍼에 일시적으로 저장하는, 메모리 제어 장치
|
| 10 |
10
제9항에서, 상기 하부 메모리 제어부는, 상기 쓰기 버퍼에 상기 업데이트된 데이터가 일시적으로 저장되면, 상기 데이터의 소스 주소에 대응하는 타깃 주소에 따라 상기 업데이트된 데이터를 상기 메모리 내에 저장하는, 메모리 제어 장치
|
| 11 |
11
신경망 연산 시스템으로서,복수의 MAC 연산부를 포함하는 신경망 연산기, 메모리, 및 상기 메모리에 저장된 데이터를 상기 신경망 연산기에게 전달하고, 상기 신경망 연산기에 의해 업데이트된 데이터를 상기 메모리에 저장하는 메모리 제어 장치를 포함하고, 상기 메모리 제어 장치는, 히스토리 정보를 바탕으로 시냅스 상관 테이블 및 블랍 디스크립터를 사용하여 데이터의 선인출 정보를 생성하고, 상기 선인출 정보를 바탕으로 상기 메모리 내에서 상기 데이터를 읽어들이고, 상기 데이터가 상기 신경망 연산기에 의해 사용되는 동안 상기 신경망 연산기의 다음 연산을 위해 상기 데이터의 다음 데이터를 상기 선인출 정보를 바탕으로 상기 메모리 내에서 읽어들이는, 신경망 연산 시스템
|
| 12 |
12
제11항에서, 상기 선인출 정보는, 상기 데이터의 소스 주소 및 상기 데이터의 크기를 포함하는 제1 선인출 정보와, 상기 다음 데이터의 소스 주소 및 상기 다음 데이터의 크기를 포함하는 제2 선인출 정보를 포함하는, 신경망 연산 시스템
|
| 13 |
13
제12항에서, 상기 메모리 제어 장치는, 상기 데이터를 상기 신경망 연산기에게 전달하기 위해 상기 제1 선인출 정보 내의 상기 데이터의 소스 주소에 접근하고, 상기 다음 데이터를 상기 신경망 연산기에게 전달하기 위해 상기 제2 선인출 정보 내의 상기 다음 데이터의 소스 주소에 접근하는, 신경망 연산 시스템
|
| 14 |
14
제12항에서,상기 메모리 제어 장치는, 상기 업데이트된 데이터가 선인출 버퍼에 보관되면, 상기 데이터의 소스 주소에 대응하는 타깃 주소에 따라, 상기 업데이트된 데이터를 상기 메모리 내에 저장하는, 신경망 연산 시스템
|
