| 1 |
1
메모리 아비터로서,복수의 장치로부터 수신된, 하나 이상의 메모리로의 복수의 요청들의 각각에 연관된 메모리 주소 및 상기 복수의 요청의 각각을 송신한 장치에 대한 정보를 저장하도록 구성된 저장부;상기 복수의 요청을 상기 하나 이상의 메모리의 각각과 서로 연결하도록 구성된 스위치부; 및상기 복수의 요청을 요청 순서에 따라 수신하고, 상기 수신된 복수의 요청의 각각에 포함된 메모리 주소와 상기 저장부에 저장된, 상기 수신된 복수의 요청의 각각보다 이전에 수신된 요청들과 연관된 메모리 주소를 비교하고, 상기 비교 결과에 기초하여 상기 스위치부에 의해 상기 복수의 요청의 각각과 상기 하나 이상의 메모리가 연결되는 순서를 결정하도록 구성된 제어부 를 포함하는 메모리 아비터
|
| 2 |
2
제1항에 있어서, 상기 제어부는,상기 스위치부가 상기 복수의 요청을 상기 하나 이상의 메모리로 연결하는 순서를 결정하도록 구성된 요청 핸들러(request handler); 및상기 스위치부가 상기 하나 이상의 메모리로부터 상기 복수의 요청의 각각에 대한 응답을 상기 복수의 요청의 각각과 연관된 장치로 연결하는 순서를 결정하도록 구성된 응답 핸들러(response handler)를 포함하는, 메모리 아비터
|
| 3 |
3
제1항에 있어서, 상기 저장부에서, 상기 복수의 요청들의 각각에 포함된 메모리 주소는 미리 결정된 주소 범위를 가진 복수의 메모리 주소 영역의 각각에 연관되어 저장되는, 메모리 아비터
|
| 4 |
4
제3항에 있어서,상기 제어부는, 상기 복수의 요청 중, 상기 스위치부를 통해 상기 하나 이상의 메모리와 연결된 요청에 포함된 메모리 주소와 연관된 메모리 주소 영역과 동일한 메모리 주소 영역을 가진 하나 이상의 요청에, 상기 하나 이상의 메모리에 연결시키는데 있어 우선권을 부여하도록 더 구성된, 메모리 아비터
|
| 5 |
5
제4항에 있어서,상기 제어부는, 상기 우선권이 부여된 하나 이상의 요청이 상기 메모리 주소 영역의 가장 최근 요청으로써 상기 저장부에 저장하도록 더 구성된, 메모리 아비터
|
| 6 |
6
제5항에 있어서,상기 제어부는, 상기 스위치부로 하여금 상기 메모리 주소 영역에 저장된 요청의 순서 대로 상기 하나 이상의 메모리와 연결시키도록 더 구성된, 메모리 아비터
|
| 7 |
7
제5항에 있어서,상기 제어부는 상기 복수의 장치 중 제1 장치와 연관되어 상기 저장부에 저장된 요청의 수가 미리 결정된 요청의 수 이상인 경우, 상기 제1 장치로부터 추가 요청을 거절하도록 구성된, 메모리 아비터
|
