| 1 |
1
아날로그 곱셈 및 누산기(MAC)(multiplier and accumulator)를 포함하는 신경망 가속기;상기 신경망 가속기를 제1 모드 및 제2 모드 중 하나의 모드로 제어하도록 구성되는 제어기; 그리고상기 아날로그 MAC가 상기 제1 모드일 때, 상기 아날로그 MAC의 이득 및 직류 오프셋을 교정하도록 구성되는 교정기를 포함하고,상기 교정기는:기계 학습에 기반하여 학습된 가중치 데이터, 교정 가중치 데이터 및 교정 입력 데이터를 저장하는 메모리;상기 메모리로부터 상기 교정 가중치 데이터 및 상기 교정 입력 데이터를 읽고, 상기 아날로그 MAC에 상기 교정 가중치 데이터를 입력하고, 상기 아날로그 MAC에 상기 교정 입력 데이터를 입력하고, 상기 아날로그 MAC으로부터 교정 출력 데이터를 수신하고, 그리고 상기 교정 출력 데이터로부터 상기 아날로그 MAC의 이득 및 직류 오프셋을 계산하도록 구성되는 이득 및 오프셋 관찰기; 그리고상기 메모리로부터 상기 가중치 데이터를 읽고, 상기 이득 및 오프셋 관찰기로부터 상기 이득 및 상기 직류 오프셋을 수신하고, 상기 이득 및 상기 직류 오프셋에 기반하여 상기 가중치 데이터를 양자화하여 양자화된 가중치 데이터를 생성하고, 그리고 상기 양자화된 가중치 데이터를 상기 메모리에 저장하도록 구성되는 온-디바이스 양자화기를 포함하는 신경망 연산 장치
|
| 2 |
2
제1항에 있어서,상기 메모리에 저장된 상기 양자화된 가중치 데이터는 상기 아날로그 MAC에 입력되는 신경망 연산 장치
|
| 3 |
3
제2항에 있어서,상기 아날로그 MAC은 가변 저항 시냅스 소자들을 포함하고,상기 아날로그 MAC은 상기 양자화된 가중치 데이터에 기반하여 상기 가변 저항 시냅스 소자들의 저항값들을 조절하도록 구성되는 신경망 연산 장치
|
| 4 |
4
제3항에 있어서,상기 양자화된 가중치 데이터에 기반하여 상기 가변 저항 시냅스 소자들의 저항값들이 조절된 후에, 상기 제어기는 상기 신경망 가속기를 상기 제2 모드로 제어하는 신경망 연산 장치
|
| 5 |
5
제4항에 있어서,상기 제2 모드에서, 상기 외부의 장치의 요청에 응답하여, 상기 제어기는 상기 양자화된 가중치 데이터의 비트 수를 조절하고, 그리고 상기 신경망 가속기를 상기 제1 모드로 제어하도록 더 구성되는 신경망 연산 장치
|
| 6 |
6
제1항에 있어서,상기 제2 모드에서, 상기 아날로그 MAC은 외부 장치로부터 수신되는 입력 데이터에 대해 인식(inference)을 수행하여 출력 데이터를 생성하는 신경망 연산 장치
|
| 7 |
7
제6항에 있어서,상기 신경망 가속기는 상기 출력 데이터에 기반하여 입력 데이터의 종류를 분류하고, 그리고 분류 결과를 상기 외부의 장치로 출력하는 분류기를 더 포함하는 신경망 연산 장치
|
| 8 |
8
제1항에 있어서,상기 아날로그 MAC, 상기 교정기 및 상기 제어기는 하나의 집적 회로로 집적되는 신경망 연산 장치
|
| 9 |
9
제1항에 있어서,상기 교정 입력 데이터는 상기 아날로그 MAC의 입력 데이터의 값의 범위에 속한 서로 다른 값들을 포함하는 신경망 연산 장치
|
| 10 |
10
제1항에 있어서,상기 교정 가중치 데이터는 상기 아날로그 MAC의 가중치 데이터의 값의 범위에 속한 서로 다른 값들을 포함하는 신경망 연산 장치
|
| 11 |
11
제1항에 있어서,상기 아날로그 MAC은:행들 및 열들로 배열된 시냅스 소자들;워드 라인들을 통해 상기 시냅스 소자들의 행들에 연결되고, 상기 교정 입력 데이터 또는 상기 입력 데이터를 상기 워드 라인들에 입력하도록 구성되는 워드 라인 바이어스 블록; 그리고비트 라인들을 통해 상기 시냅스 소자들의 열들에 연결되고, 상기 비트 라인들 중 선택된 적어도 하나의 비트 라인을 통해 수신되는 전류들을 합하여 상기 교정 출력 데이터 또는 상기 출력 데이터를 생성하도록 구성되는 비트 라인 바이어스 및 검출 블록을 포함하는 신경망 연산 장치
|
| 12 |
12
제11항에 있어서,상기 워드 라인 바이어스 블록은 상기 교정 가중치 데이터를 상기 라인들에 입력하도록 더 구성되고, 그리고상기 비트 라인 바이어스 및 검출 블록은 상기 교정 가중치 데이터가 상기 시냅스 소자들 중 선택된 시냅스 소자들에 기입되도록 상기 비트 라인들의 전압들을 조절하도록 더 구성되는 신경망 연산 장치
|
| 13 |
13
아날로그 곱셈 및 누산기(MAC) 및 온-디바이스 양자화기를 포함하는 신경망 연산 장치의 동작 방법에 있어서:상기 아날로그 MAC의 이득 및 직류 오프셋을 계산하는 단계;상기 이득 및 직류 오프셋을 이용하여, 가중치 데이터를 양자화하는 단계; 그리고상기 양자화된 가중치 데이터를 상기 아날로그 MAC에 기입하는 단계를 포함하는 동작 방법
|
| 14 |
14
제13항에 있어서,상기 이득 및 직류 오프셋을 획득하는 단계는:상기 아날로그 MAC에 교정 가중치 데이터를 기입하는 단계;상기 아날로그 MAC에 교정 입력 데이터를 입력하는 단계;상기 아날로그 MAC으로부터 상기 교정 가중치 데이터 및 상기 교정 입력 데이터에 대응하는 교정 출력 데이터를 획득하는 단계; 그리고상기 교정 출력 데이터로부터 상기 아날로그 MAC의 상기 이득 및 상기 직류 오프셋을 계산하는 단계를 포함하는 동작 방법
|
| 15 |
15
제13항에 있어서,상기 아날로그 MAC에 입력 데이터를 입력하는 단계;상기 아날로그 MAC으로부터 상기 입력 데이터 및 상기 양자화된 가중치 데이터에 대응하는 출력 데이터를 획득하는 단계; 그리고상기 출력 데이터에 기반하여 상기 입력 데이터의 종류를 분류하는 단계를 더 포함하는 동작 방법
|
| 16 |
16
제13항에 있어서,외부의 장치의 요청에 응답하여, 상기 획득하는 단계, 상기 양자화하는 단계, 그리고 상기 기입하는 단계를 다시 수행하는 단계를 더 포함하는 동작 방법
|
| 17 |
17
제16항에 있어서,상기 다시 수행하는 단계는,상기 양자화된 가중치 데이터의 비트 수를 조절하는 단계를 포함하는 동작 방법
|
| 18 |
18
컴퓨팅 장치에 있어서:주 메모리;상기 주 메모리를 이용하여 명령들을 실행하고 데이터를 처리하도록 구성되는 프로세서; 그리고상기 프로세서의 요청에 따라 제1 모드에서 교정을 수행하고, 그리고 제2 모드에서 이미지 데이터에 대한 인식(inference)을 수행하도록 구성되는 뉴로모픽 프로세서를 포함하고,상기 뉴로모픽 프로세서는:아날로그 곱셈 및 누산기(MAC)(multiplier and accumulator)를 포함하는 신경망 가속기;상기 프로세서의 상기 요청에 따라 상기 신경망 가속기를 상기 제1 모드 및 상기 제2 모드 중 하나의 모드로 제어하도록 구성되는 제어기; 그리고상기 아날로그 MAC가 상기 제1 모드일 때, 상기 아날로그 MAC의 이득 및 직류 오프셋을 교정하도록 구성되는 교정기를 포함하고,상기 뉴로모픽 프로세서는 상기 아날로그 MAC의 이득 및 직류 오프셋에 기반하여 가중치 데이터를 양자화하고, 상기 양자화된 가중치 데이터를 상기 아날로그 MAC에 기입하고, 상기 제2 모드로 진입하고, 그리고 상기 프로세서에 제2 모드의 진입을 알리는 컴퓨팅 장치
|
| 19 |
19
제18항에 있어서,상기 교정기는:기계 학습에 기반하여 학습된 상기 가중치 데이터, 교정 가중치 데이터 및 교정 입력 데이터를 저장하는 메모리;상기 메모리로부터 상기 교정 가중치 데이터 및 상기 교정 입력 데이터를 읽고, 상기 아날로그 MAC에 상기 교정 가중치 데이터를 입력하고, 상기 아날로그 MAC에 상기 교정 입력 데이터를 입력하고, 상기 아날로그 MAC으로부터 교정 출력 데이터를 수신하고, 그리고 상기 교정 출력 데이터로부터 상기 아날로그 MAC의 상기 이득 및 상기 직류 오프셋을 계산하도록 구성되는 이득 및 오프셋 관찰기; 그리고상기 메모리로부터 상기 가중치 데이터를 읽고, 상기 이득 및 오프셋 관찰기로부터 상기 이득 및 상기 직류 오프셋을 수신하고, 상기 이득 및 상기 직류 오프셋에 기반하여 상기 가중치 데이터를 양자화하여 상기 양자화된 가중치 데이터를 생성하고, 그리고 상기 양자화된 가중치 데이터를 상기 메모리에 저장하도록 구성되는 온-디바이스 양자화기를 포함하는 컴퓨팅 장치
|
| 20 |
20
제18항에 있어서,불휘발성으로 데이터를 저장하도록 구성되는 스토리지;외부의 장치와 통신을 수행하도록 구성되는 모뎀; 그리고사용자와 정보를 교환하도록 구성되고, 카메라를 포함하는 사용자 인터페이스를 더 포함하고,상기 이미지 데이터는 상기 주 메모리, 상기 스토리지, 상기 모뎀 및 상기 카메라 중 적어도 하나로부터 수신되는 컴퓨팅 장치
|
