| 1 |
1
절연체 영역, 전도체 영역, 및 반도체 영역 중 적어도 어느 하나를 포함하고, 적층된 복수의 물질 레이어들;상기 복수의 물질 레이어들의 조합에 의하여 구성된 하나 또는 그 이상의 전자소자들; 및상기 복수의 물질 레이어들의 중심부에 신경세포가 삽입되는 관통중공부;를 포함하는,생분해성 전자약
|
| 2 |
2
제 1 항에 있어서,상기 전자소자들은 수직 방향으로 복수 층의 상기 물질 레이어들에 걸쳐서 구성된,생분해성 전자약
|
| 3 |
3
제 1 항에 있어서,상기 전자소자들은 다이오드, 캐패시터, 및 인덕터, 저항, 트랜지스터, 전극, 정류 소자, 스위칭 소자, 메모리 소자, 축전 소자, 및 진동 소자 중 적어도 어느 하나를 포함하는,생분해성 전자약
|
| 4 |
4
제 1 항에 있어서,상기 물질 레이어들은,제1 전도체 영역을 포함하는 제1 레이어;반도체 영역을 포함하는 제2 레이어; 및제2 전도체 영역을 포함하는 제3 레이어;를 포함하고,상기 제1 레이어, 제2 레이어, 및 제3 레이어는 순차적으로 적층되고,상기 제1 전도체 영역, 상기 반도체 영역, 및 상기 제2 전도체 영역은 수직으로 정렬되어, 상기 전자소자로서 다이오드를 구성하는,생분해성 전자약
|
| 5 |
5
제 1 항에 있어서,상기 물질 레이어들은,제1 전도체 영역을 포함하는 제1 레이어;절연체 영역을 포함하는 제2 레이어; 및제2 전도체 영역을 포함하는 제2 레이어;를 포함하고,상기 제1 레이어, 제2 레이어, 및 제3 레이어는 순차적으로 적층되고,상기 제1 전도체 영역, 상기 절연체 영역, 및 상기 제2 전도체 영역은 수직으로 정렬되어, 상기 전자소자로서 상기 캐패시터를 구성하는,생분해성 전자약
|
| 6 |
6
제 1 항에 있어서,상기 물질 레이어들은,제1 전도체 영역을 포함하는 제1 레이어;제1 절연체 영역을 포함하는 제2 레이어;제2 전도체 영역을 포함하는 제3 레이어;제2 절연체 영역을 포함하는 제4 레이어;제3 전도체 영역을 포함하는 제5 레이어;제3 절연체 영역을 포함하는 제6 레이어;제4 전도체 영역을 포함하는 제7 레이어;를 포함하고,상기 제1 내지 제7 레이어들은 순차적으로 적층되고,상기 제1 전도체 영역과 상기 제3 전도체 영역은 전기적으로 연결되고, 상기 제2 전도체 영역과 상기 제4 전도체 영역은 전기적으로 연결되고, 상기 제1 전도체 영역, 상기 제1 절연체 영역, 및 상기 제2 전도체 영역은 수직으로 정렬되어 상기 제1 캐패시터를 구성하고,상기 제2 전도체 영역, 상기 제2 절연체 영역, 및 상기 제3 전도체 영역은 수직으로 정렬되어 상기 제2 캐패시터를 구성하고,상기 제3 전도체 영역, 상기 제3 절연체 영역, 및 상기 제4 전도체 영역은 수직으로 정렬되어 상기 제3 캐패시터를 구성하는,생분해성 전자약
|
| 7 |
7
제 6 항에 있어서,상기 제1 캐패시터와 상기 제2 캐패시터 또는 상기 제2 캐패시터와 상기 제3 캐패시터는 서로 교차되어 맞물리도록 배치된,생분해성 전자약
|
| 8 |
8
제 1 항에 있어서,상기 물질 레이어들은,제1 전도체 영역 및 상기 제1 전도체 영역의 양 말단이 연결되지 않도록 배치된 제1 절연체 영역을 포함하는 제1 레이어;상기 제1 전도체 영역의 단부와 접촉하는 제2 전도체 영역 및 상기 제1 전도체 영역의 나머지 부분을 덮어 절연하도록 배치된 제2 절연체 영역을 포함하는 제2 레이어; 및상기 제2 전도체 영역과 단부에서 접촉하는 제3 전도체 영역 및 상기 제1 전도체 영역의 양 말단이 연결되지 않도록 배치된 제3 절연체 영역을 포함하는 제3 레이어;를 포함하고,상기 제1 레이어, 제2 레이어, 및 제3 레이어는 순차적으로 적층되고,상기 제1 전도체 영역, 상기 제2 전도체 영역, 및 상기 제3 전도체 영역은 수직으로 배치되어, 상기 전자소자로서 상기 인덕터를 구성하는,생분해성 전자약
|
| 9 |
9
제 8 항에 있어서,상기 제1 전도체 영역, 상기 제2 전도체 영역, 및 상기 제3 전도체 영역은 상기 관통 중공부를 동일한 방향으로 감아돌도록 배치된,생분해성 전자약
|
| 10 |
10
제 1 항에 있어서,상기 전자소자들은 다이오드, 캐패시터, 인덕터를 포함하고,상기 캐패시터와 상기 인덕터는 병렬로 연결되어, 상기 다이오드에 직렬로 연결된,생분해성 전자약
|
| 11 |
11
제 10 항에 있어서,상기 캐패시터와 상기 인덕터는 상기 복수의 물질 레이어들에 형성된 절연체 영역에 의하여 서로 절연되는,생분해성 전자약
|
| 12 |
12
제 10 항에 있어서,상기 캐패시터의 최상측과 상기 인덕터의 최상측을 전기적으로 연결하는 상부 전극을 더 포함하는,생분해성 전자약
|
| 13 |
13
제 10 항에 있어서,상기 다이오드의 최하측을 전기적으로 연결하는 하부 전극을 더 포함하는,생분해성 전자약
|
| 14 |
14
제 1 항에 있어서,상기 절연체 영역, 상기 전도체 영역, 및 상기 반도체 영역 중 적어도 어느 하나는 생체 분해성 금속 물질을 포함하는, 생분해성 전자약
|
| 15 |
15
제 1 항에 있어서,상기 전도체 영역은, 마그네슘(Mg), 철(Fe), 아연(Zn), 몰리브덴(Mo), 텅스텐(W), 칼슘(Ca), 칼륨(K), 나트륨(Na), 실리콘(Si), a-IGZO, 게르마늄(Ge) 또는 이들의 합금을 포함하는,생분해성 전자약
|
| 16 |
16
하나 또는 그 이상의 전자회로요소들을 포함하는 전자회로를 제공하는 단계;상기 전자회로를 기반으로, 3차원 전자약 설계 구조체를 설계하는 단계;상기 3차원 전자약 설계 구조체를 단층 분해하여, 복수의 설계 레이어들을 설계하는 단계;상기 설계 레이어들을 기반으로, 복수의 물질 레이어들을 적층 형성하는 단계; 및상기 복수의 물질 레이어들을 결합시켜, 상기 전자회로요소들에 각각 상응하는 전자소자들이 형성되어 배치된, 생분해성 전자약을 형성하는 단계;를 포함하는,생분해성 전자약의 제조 방법
|
| 17 |
17
제 16 항에 있어서,상기 생분해성 전자약은, 상기 복수의 물질 레이어들의 중심부에 신경세포가 삽입되는 관통중공부를 포함하는,생분해성 전자약의 제조 방법
|
| 18 |
18
제 16 항에 있어서,상기 복수의 물질 레이어들을 적층 형성하는 단계는,3차원 프린터를 이용하여 전도체, 절연체, 및 반도체 중 적어도 어느 하나의 물질을 토출시킴으로써 수행되는,생분해성 전자약의 제조 방법
|
| 19 |
19
제 18 항에 있어서,상기 복수의 물질 레이어들을 적층 형성하는 단계는,먼저 형성된 물질 레이어 상에 직접적으로 상기 3차원 프린터를 이용하여 전도체, 절연체, 및 반도체 중 적어도 어느 하나의 물질을 토출시켜 다른 물질 레이어를 형성함으로써 수행되는,생분해성 전자약의 제조 방법
|
| 20 |
20
제 16 항에 있어서,상기 복수의 물질 레이어들을 결합시키는 단계는 열처리, 광 조사처리, 화학 처리, 및 전기화학적 처리 중 적어도 어느 하나를 이용하여 수행되는,생분해성 전자약의 제조 방법
|
