| 1 |
1
제1 트랜지스터 및 제2 트랜지스터를 포함하는 삼진 논리소자로서,상기 제1 트랜지스터는: 제1 기판; 상기 제1 기판 상에 위치되는 제1 채널층; 및 상기 제1 채널층의 양단에 각각 위치되는 제1 소스 전극 및 드레인 전극을 포함하고,상기 제2 트랜지스터는: 제2 기판; 상기 제2 기판 상에 위치되는 절연막; 상기 절연막 상에 하부반도체 물질층, 그래핀층, 상부반도체 물질층을 순서대로 적층하여 형성된 이종접합 기반 다중층 채널; 상기 절연막 상에서 상기 다중층 채널의 양 측에 위치되는 제2 소스 전극 및 제2 드레인 전극을 포함하고, 상기 그래핀층의 일 단부가 상기 제2 드레인 전극에 전기적으로 연결되고, 상기 상부반도체 물질층의 일 단부는 적어도 상기 제2 소스 전극에 전기적으로 연결되며 상기 하부반도체 물질층의 일 단부는 적어도 상기 제2 드레인 전극에 전기적으로 연결되고,상기 제1 트랜지스터와 제2 트랜지스터가 병렬로 연결되어 3진 논리 상태를 구현하는, 삼진 논리소자
|
| 2 |
2
제1항에 있어서,상기 제1 기판과 제2 기판은 동일한 기판이며, 상기 제1 트랜지스터와 제2 트랜지스터는 상기 동일 기판을 공유하도록 형성되는, 삼진 논리 소자
|
| 3 |
3
제1항에 있어서,상기 제2 트랜지스터는 상기 이종접합 기반 다중층 채널의 전류 포화 상태를 이용하여 상기 3진 논리 상태 중 중간 상태를 구현하는, 삼진 논리소자
|
| 4 |
4
제1항에 있어서, 상기 그래핀 층은 단일 그레인(single grain) 또는 멀티그레인(multi-grain)의 구조를 갖는 것인, 삼진 논리소자
|
| 5 |
5
제1항에 있어서,상기 그래핀층의 타 단부는 제2 소스 전극에 전기적으로 연결되지 않는, 삼진 논리소자
|
| 6 |
6
제1항에 있어서, 상기 이종접합 기반 다중층 채널은 상기 하부반도체 물질층과 상기 기판 사이, 및 상기 상부반도체 물질층의 상부에 각각 육각형질화붕소(Hexagonal boron nitride, hBN)를 포함하는 층을 더 포함하는, 삼진 논리소자
|
| 7 |
7
제1항에 있어서,상기 상부반도체 물질층은 실리콘(Si), 갈륨 아세나이드(GaAs), 게르마늄(Ge), 몰리브덴 디설파이드(MoS2), 몰리브덴 디셀레나이드(MoSe2), 몰리브덴 디텔루라이드(MoTe2), 텅스텐 디설파이드(WS2), 텅스텐 디셀레나이드(WSe2), 인듐 셀레나이드(InSe), 흑린 (black phosphorus), 및 텔루린 (tellurene) 중에서 적어도 하나의 선택된 재료로 형성되는 것인, 삼진 논리소자
|
| 8 |
8
제1항에 있어서,상기 하부반도체 물질층은 실리콘(Si), 갈륨 아세나이드(GaAs), 게르마늄(Ge), 몰리브덴 디설파이드(MoS2), 몰리브덴 디셀레나이드(MoSe2), 몰리브덴 디텔루라이드(MoTe2), 텅스텐 디설파이드(WS2), 텅스텐 디셀레나이드(WSe2), 인듐 셀레나이드(InSe), 흑린 (black phosphorus), 및 텔루린 (tellurene) 중에서 적어도 하나의 선택된 재료로 형성되는 것인, 삼진 논리소자
|
| 9 |
9
제10항에 있어서,상기 이종접합 기반 다중층 채널은 상기 하부 반도체 물질층과 상기 제2 기판 사이, 및 상기 상부반도체 물질층의 상부에 각각 육각형질화붕소(Hexagonal boron nitride, h-BN)를 포함하는 층을 더 포함하는, 삼진 논리소자
|
| 10 |
10
제1 트랜지스터 및 제2 트랜지스터를 포함하는 삼진 논리소자로서,상기 제1 트랜지스터는: 제1 기판; 상기 제1 기판 상이 위치되는 제1 채널층; 및 상기 제1 채널층의 양단에 각각 위치되는 제1 소스 전극 및 제1 드레인 전극을 포함하고,상기 제2 트랜지스터는: 제1 반도체 물질을 포함하는 제2 기판, 상기 제2 기판 상에 위치되는 그래핀층, 상기 그래핀층 상에 위치되는 제2 반도체 물질을 포함하는 층을 포함하는 이종접합 기반 다중층 채널; 상기 제2 반도체 물질을 포함하는 층 상에 위치되는 게이트 절연층; 상기 게이트 절연층 상에 위치되는 게이트 전극; 상기 제2 기판 상에서 상기 게이트 절연층의 양 측에 위치되는 제2 소스 전극 및 제2 드레인 전극을 포함하고, 상기 제2 기판은 적어도 상기 제2 소스 전극에 전기적으로 연결되고, 상기 그래핀층의 일 단부가 상기 제2 드레인 전극에 전기적으로 연결되며, 상기 제2 반도체 물질을 포함하는 층의 일단부가 상기 제2 소스 전극과 제2 드레인 전극 중 적어도 하나에 전기적으로 연결되고,상기 제1 트랜지스터와 제2 트랜지스터는 병렬로 연결되어 3진 논리 상태를 구현하는, 삼진 논리소자
|
| 11 |
11
제10항에 있어서,상기 제1 기판과 제2 기판은 동일한 기판이며, 상기 제1 트랜지스터와 제2 트랜지스터는 상기 동일 기판을 공유하도록 형성되는, 삼진 논리 소자
|
| 12 |
12
제10항에 있어서,상기 제2 트랜지스터는 상기 이종접합 기반 다중층 채널의 전류 포화 상태를 이용하여 상기 3진 논리 상태 중 중간 상태를 구현하는, 삼진 논리소자
|
| 13 |
13
제10항에 있어서, 상기 그래핀 층은 단일 그레인(single grain) 또는 멀티그레인(multi-grain)의 구조를 갖는 것인, 삼진 논리소자
|
| 14 |
14
제10항에 있어서,상기 그래핀층의 타 단부는 제2 소스 전극에 전기적으로 연결되지 않는, 삼진 논리소자
|
| 15 |
15
제10항에 있어서,상기 제1 반도체 물질은 실리콘(Si), 갈륨 아세나이드(GaAs), 및 게르마늄(Ge) 중 적어도 하나인 것인, 삼진 논리소자
|
| 16 |
16
제10항에 있어서,상기 제2 반도체 물질은 실리콘(Si), 갈륨 아세나이드(GaAs), 게르마늄(Ge), 몰리브덴 디설파이드(MoS2), 몰리브덴 디셀레나이드(MoSe2), 몰리브덴 디텔루라이드(MoTe2), 텅스텐 디설파이드(WS2), 텅스텐 디셀레나이드(WSe2), 인듐 셀레나이드(InSe), 흑린 (black phosphorus), 및 텔루린 (tellurene) 중 적어도 하나인 것인, 삼진 논리소자
|
| 17 |
17
제10항에 있어서,상기 게이트 절연층은 실리콘 옥사이드, 실리콘 나이트라이드, 하프늄 옥사이드, 알루미늄 옥사이드 중에서 적어도 하나로 형성되는, 삼진 논리소자
|
