| 1 |
1
게이트에 입력 신호가 인가되고 제1단이 제1 전원에 연결되고 제2 단이 제1 전원보다 높은 제2 전원과 연결되며, 제2단을 통해 상기 입력 신호와 반대 위상의 신호를 증폭 출력하며, 입출력이 서로 병렬 연결된 제1 및 제2 트랜지스터;상기 제1 및 제2 트랜지스터의 각 게이트 사이에 서로 직렬로 연결된 제1 및 제2 저항을 포함하여, 각 게이트 간의 임피던스 차이를 정합하는 제1 정합부;상기 제1 및 제2 트랜지스터의 각 제2단 사이에 서로 직렬로 연결된 제3 및 제4 저항을 포함하여, 각 제2단 간의 임피던스 차이를 정합하는 제2 정합부; 및상기 제1 및 제2 저항 간의 접점과 상기 제3 및 제4 저항 간의 접점 사이를 연결하는 제1 커패시터를 포함하여, 각 트랜지스터의 게이트와 제2단 사이에 RC 피드백 루프를 형성하도록 하는 루프 형성부를 포함하는 공통 피드백 루프를 갖는 증폭기
|
| 2 |
2
청구항 1에 있어서,상기 제1 정합부는,서로 직렬 연결된 상기 제1 및 제2 저항의 양 단에 대해 병렬로 연결되는 제5 저항을 더 포함하는 공통 피드백 루프를 갖는 증폭기
|
| 3 |
3
청구항 1 또는 청구항 2에 있어서,상기 제2 정합부는,서로 직렬 연결된 상기 제3 및 제4 저항의 양 단에 대해 병렬로 연결되는 제6 저항을 더 포함하는 공통 피드백 루프를 갖는 증폭기
|
| 4 |
4
청구항 1에 있어서,상기 루프 형성부는,제1단이 상기 제1 및 제2 저항 간의 접점과 연결되고 제2단이 상기 제1 커패시터의 제1단에 연결된 제5 저항을 더 포함하고,상기 제1 커패시터의 제2단은 상기 제3 및 제4 저항 간의 접점과 연결된 공통 피드백 루프를 갖는 증폭기
|
| 5 |
5
청구항 1에 있어서,상기 제1 매칭부는,상기 제1 및 제2 저항 사이에 제5 저항을 더 포함하여, 상기 제1 저항, 제5 저항, 제2 저항이 순차로 직렬 연결된 구조를 가지며,상기 제1 커패시터는 상기 제1 및 제5 저항 간의 접점과 상기 제3 및 제4 저항 간의 접점 사이를 연결하며,상기 루프 형성부는,상기 제2 및 제5 저항 간의 접점과 상기 제3 및 제4 저항 간의 접점 사이를 연결하는 제2 커패시터를 더 포함하는 공통 피드백 루프를 갖는 증폭기
|
| 6 |
6
청구항 1에 있어서,상기 제1 매칭부는,상기 제3 및 제4 저항 사이에 제5 저항을 더 포함하여, 상기 제3 저항, 제5 저항, 제4 저항이 순차로 직렬 연결된 구조를 가지고,상기 제1 커패시터는 상기 제1 및 제2 저항 간의 접점과 상기 제3 및 제5 저항 간의 접점 사이를 연결하며,상기 루프 형성부는,상기 제1 및 제2 저항 간의 접점과 상기 제4 및 제5 저항 간의 접점 사이를 연결하는 제2 커패시터를 더 포함하는 공통 피드백 루프를 갖는 증폭기
|
| 7 |
7
청구항 1에 있어서,상기 제1 매칭부는,상기 제1 및 제2 저항 사이에 제5 저항을 더 포함하여, 상기 제1 저항, 제5 저항, 제2 저항이 순차로 직렬 연결된 구조를 가지며,상기 제2 매칭부는,상기 제3 및 제4 저항 사이에 제6 저항을 더 포함하여, 상기 제3 저항, 제6 저항, 제4 저항이 순차로 직렬 연결된 구조를 가지며,상기 제1 커패시터는 상기 제1 및 제5 저항 간의 접점과 상기 제3 및 제6 저항 간의 접점 사이를 연결하고, 상기 루프 형성부는,상기 제2 및 제5 저항 간의 접점과 상기 제4 및 제6 저항 간의 접점 사이를 연결하는 제2 커패시터를 더 포함하는 공통 피드백 루프를 갖는 증폭기
|
| 8 |
8
청구항 5 내지 청구항 7 중 어느 한 항에 있어서,상기 루프 형성부는,상기 제1 트랜지스터의 게이트와 제2단 사이에 제1 저항, 제1 커패시터 및 제3 저항을 통한 제1 RC 피드백 루프를 형성하고, 상기 제2 트랜지스터의 게이트와 제2단 사이에 상기 제2 저항, 제2 커패시터 및 제4 저항에 의한 제2 RC 피드백 루프를 형성하는 공통 피드백 루프를 갖는 증폭기
|
| 9 |
9
청구항 1에 있어서,입력 포트에서 분기된 입력 신호가 각 트랜지스터의 게이트로 인가되고, 각 트랜지스터의 제2 단을 통해서 출력된 신호가 결합되어 출력 포트로 출력되는 공통 피드백 루프를 갖는 증폭기
|
| 10 |
10
게이트에 입력 신호가 인가되고 제1단이 제1 전원에 연결되고 제2 단이 제1 전원보다 높은 제2 전원과 연결되며, 제2단을 통해 상기 입력 신호와 반대 위상의 신호를 증폭 출력하며, 입출력이 서로 병렬 연결된 제1 및 제2 트랜지스터;상기 제1 및 제2 트랜지스터의 각 게이트 사이에 서로 직렬로 연결된 제1 및 제2 커패시터를 포함하여, 각 게이트 간의 임피던스 차이를 정합하는 제1 정합부;상기 제1 및 제2 트랜지스터의 각 제2단 사이에 서로 직렬로 연결된 제1 및 제2 저항을 포함하여, 각 제2단 간의 임피던스 차이를 정합하는 제2 정합부; 및상기 제1 및 제2 커패시터 간의 접점과 상기 제1 및 제2 저항 간의 접점 사이를 연결하는 제3 저항을 포함하여, 각 트랜지스터의 게이트와 제2단 사이에 RC 피드백 루프를 형성하도록 하는 루프 형성부를 포함하는 공통 피드백 루프를 갖는 증폭기
|
| 11 |
11
게이트에 입력 신호가 인가되고 제1단이 제1 전원에 연결되고 제2 단이 제1 전원보다 높은 제2 전원과 연결되며, 제2단을 통해 상기 입력 신호와 반대 위상의 신호를 증폭 출력하며, 입출력이 서로 병렬 연결된 제1 및 제2 트랜지스터;상기 제1 및 제2 트랜지스터의 각 게이트 사이에 서로 직렬로 연결된 제1 및 제2 저항을 포함하여, 각 게이트 간의 임피던스 차이를 정합하는 제1 정합부;상기 제1 및 제2 트랜지스터의 각 제2단 사이에 서로 직렬로 연결된 제1 및 제2 커패시터를 포함하여, 각 제2단 간의 임피던스 차이를 정합하는 제2 정합부; 및상기 제1 및 제2 저항 간의 접점과 상기 제1 및 제2 커패시터 간의 접점 사이를 연결하는 제3 저항을 포함하여, 각 트랜지스터의 게이트와 제2단 사이에 RC 피드백 루프를 형성하도록 하는 루프 형성부를 포함하는 공통 피드백 루프를 갖는 증폭기
|
| 12 |
12
게이트에 입력 신호가 인가되고 제1단이 제1 전원에 연결되고 제2 단이 제1 전원보다 높은 제2 전원과 연결되며, 제2단을 통해 상기 입력 신호와 반대 위상의 신호를 증폭 출력하며, 입출력이 서로 병렬 연결된 제1 및 제2 트랜지스터;상기 제1 및 제2 트랜지스터의 각 게이트 사이에 서로 직렬로 연결된 제1 및 제2 커패시터을 포함하여, 각 게이트 간의 임피던스 차이를 정합하는 제1 정합부;상기 제1 및 제2 트랜지스터의 각 제2단 사이에 서로 직렬로 연결된 제3 및 제4 커패시터를 포함하여, 각 제2단 간의 임피던스 차이를 정합하는 제2 정합부; 및상기 제1 및 제2 커패시터 간의 접점과 상기 제3 및 제4 커패시터 간의 접점 사이를 연결하는 저항을 포함하여, 각 트랜지스터의 게이트와 제2단 사이에 RC 피드백 루프를 형성하도록 하는 루프 형성부를 포함하는 공통 피드백 루프를 갖는 증폭기
|
| 13 |
13
청구항 10 내지 청구항 12 중 어느 한 항에 있어서,입력 포트에서 분기된 입력 신호가 각 트랜지스터의 게이트로 인가되고, 각 트랜지스터의 제2 단을 통해서 출력된 신호가 결합되어 출력 포트로 출력되는 공통 피드백 루프를 갖는 증폭기
|
