| 1 |
1
디지털 형태의 데이터 신호를 입력받아 아날로그 형태의 데이터 전압으로 변환하는 디지털 아날로그 컨버터;상기 데이터 전압을 출력하는 버퍼; 및상기 디지털 아날로그 컨버터와 상기 버퍼 사이에 위치하고, 제1 채널에 연결되는 제1 샘플 홀드 회로 및 제2 채널에 연결되는 제2 샘플 홀드 회로를 포함하는 다중 채널 샘플 홀드 회로를 포함하고,상기 제1 샘플 홀드 회로는 제n(단, n은 1 이상의 정수) 수평 시간 동안 상기 데이터 전압을 버퍼 입력 전압으로 샘플링한 후 상기 버퍼 입력 전압을 유지하는 제1 구동 동작을 수행하고, 제n+1 수평 시간 동안 상기 버퍼 입력 전압을 상기 버퍼의 출력 단자로 출력하는 제2 구동 동작을 수행하며,상기 제2 샘플 홀드 회로는 상기 제n 수평 시간 동안 상기 제2 구동 동작을 수행하고, 상기 제n+1 수평 시간 동안 상기 제1 구동 동작을 수행하는 것을 특징으로 하는 데이터 드라이버
|
| 2 |
2
제1항에 있어서, 상기 제1 샘플 홀드 회로는상기 버퍼 입력 전압을 저장하는 제1 샘플링 커패시터;상기 데이터 전압 또는 버퍼 출력 전압을 선택적으로 수신하는 입력 단자 및 상기 제1 샘플링 커패시터의 제1 단자에 연결되는 출력 단자를 포함하는 제1 소스 팔로워;상기 제1 소스 팔로워의 상기 입력 단자에 상기 데이터 전압 또는 상기 버퍼 출력 전압이 선택적으로 인가되도록 제어하는 제1 입력 스위치부; 및상기 제1 샘플링 커패시터의 제2 단자와 상기 버퍼의 제1 입력 단자 및 제2 입력 단자 사이의 연결을 제어하는 제1 출력 스위치부를 포함하는 것을 특징으로 하는 데이터 드라이버
|
| 3 |
3
제2항에 있어서, 상기 제2 샘플 홀드 회로는상기 버퍼 입력 전압을 저장하는 제2 샘플링 커패시터;상기 데이터 전압 또는 상기 버퍼 출력 전압을 선택적으로 수신하는 입력 단자 및 상기 제2 샘플링 커패시터의 제1 단자에 연결되는 출력 단자를 포함하는 제2 소스 팔로워;상기 제2 소스 팔로워의 상기 입력 단자에 상기 데이터 전압 또는 상기 버퍼 출력 전압이 선택적으로 인가되도록 제어하는 제2 입력 스위치부; 및상기 제2 샘플링 커패시터의 제2 단자와 상기 버퍼의 상기 제1 입력단자 및 상기 제2 입력 단자 사이의 연결을 제어하는 제2 출력 스위치부를 포함하는 것을 특징으로 하는 데이터 드라이버
|
| 4 |
4
제3항에 있어서, 상기 버퍼의 상기 출력 단자와 상기 제1 소스 팔로워의 상기 입력 단자가 제1 피드백 라인으로 연결되고, 상기 버퍼의 상기 출력 단자와 상기 제2 소스 팔로워의 상기 입력 단자가 제2 피드백 라인으로 연결되는 것을 특징으로 하는 데이터 드라이버
|
| 5 |
5
제4항에 있어서, 상기 제1 입력 스위치부는상기 데이터 전압이 출력되는 상기 디지털 아날로그 컨버터의 출력 단자와 상기 제1 소스 팔로워의 상기 입력 단자 사이의 연결의 제어하는 제1 스위치; 및상기 제1 피드백 라인 상에 위치하고, 상기 버퍼의 상기 출력 단자와상기 제1 소스 팔로워의 상기 입력 단자 사이의 연결을 제어하는 제2 스위치를 포함하는 것을 특징으로 하는 데이터 드라이버
|
| 6 |
6
제5항에 있어서, 상기 제1 출력 스위치부는상기 제1 샘플링 커패시터의 상기 제2 단자와 상기 버퍼의 상기 제1 입력 단자 사이의 연결을 제어하는 제3 스위치; 및상기 제1 샘플링 커패시터의 상기 제2 단자와 상기 버퍼의 상기 제2 입력 단자 사이의 연결을 제어하는 제4 스위치를 포함하는 것을 특징으로 하는 데이터 드라이버
|
| 7 |
7
제6항에 있어서, 상기 제2 입력 스위치부는상기 데이터 전압이 출력되는 상기 디지털 아날로그 컨버터의 상기 출력 단자와 상기 제2 소스 팔로워의 상기 입력 단자 사이의 연결의 제어하는 제5 스위치; 및상기 제2 피드백 라인 상에 위치하고, 상기 버퍼의 상기 출력 단자와 상기 제2 소스 팔로워의 상기 입력 단자 사이의 연결을 제어하는 제6 스위치를 포함하는 것을 특징으로 하는 데이터 드라이버
|
| 8 |
8
제7항에 있어서, 상기 제2 출력 스위치부는상기 제2 샘플링 커패시터의 상기 제2 단자와 상기 버퍼의 상기 제2 입력 단자 사이의 연결을 제어하는 제7 스위치; 및상기 제2 샘플링 커패시터의 상기 제2 단자와 상기 버퍼의 상기 제2 입력 단자 사이의 연결을 제어하는 제8 스위치를 포함하는 것을 특징으로 하는 데이터 드라이버
|
| 9 |
9
제8항에 있어서, 상기 제1 샘플 홀드 회로가 상기 제1 구동 동작을 수행할 때, 상기 제6 스위치 및 상기 제8 스위치가 턴-온되고, 상기 제2 스위치, 상기 제4 스위치, 상기 제5 스위치 및 상기 제7 스위치가 턴-오프되는 것을 특징으로 하는 데이터 드라이버
|
| 10 |
10
제8항에 있어서, 상기 제1 샘플 홀드 회로가 상기 제2 구동 동작을 수행할 때, 상기 제2 스위치 및 상기 제4 스위치가 턴-온되고, 상기 제1 스위치, 상기 제3 스위치, 상기 제6 스위치 및 상기 제8 스위치가 턴-오프되는 것을 특징으로 하는 데이터 드라이버
|
| 11 |
11
제8항에 있어서, 상기 제1 스위치, 상기 제3 스위치, 상기 제6 스위치 및 상기 제8 스위치가 턴-온되고, 상기 제2 스위치, 상기 제4 스위치, 상기 제5 스위치 및 상기 제7 스위치가 턴-오프될 때, 상기 제1 샘플 홀드 회로는 상기 데이터 전압을 상기 버퍼 입력 전압으로 샘플링하고,상기 제6 스위치 및 상기 제8 스위치가 턴-온 되고, 상기 제1 스위치, 상기 제2 스위치, 상기 제3 스위치, 상기 제4 스위치, 상기 제5 스위치 및 상기 제7 스위치가 턴-오프될 때, 상기 제1 샘플 홀드 회로는 상기 버퍼 입력 전압을 유지하는 것을 특징으로 하는 데이터 드라이버
|
| 12 |
12
제8항에 있어서, 상기 제2 샘플 홀드 회로가 상기 제1 구동 동작을 수행할 때, 상기 제2 스위치 및 상기 제4 스위치가 턴-온되고, 상기 제1 스위치, 제3 스위치가, 상기 제6 스위치 및 상기 제8 스위치가 턴-오프되는 것을 특징으로 하는 데이터 드라이버
|
| 13 |
13
제8항에 있어서, 상기 제2 샘플 홀드 회로는 상기 제2 구동 동작을 수행할 때, 상기 제6 스위치 및 상기 제8 스위치가 턴-온되고, 상기 제2 스위치, 상기 제4 스위치, 상기 제5 스위치 및 상기 제7 스위치가 턴-오프되는 것을 특징으로 하는 데이터 드라이버
|
| 14 |
14
제8항에 있어서, 상기 제2 스위치, 상기 제4 스위치, 상기 제5 스위치 및 상기 제7 스위치가 턴-온되고, 상기 제1 스위치, 상기 제3 스위치, 상기 제6 스위치 및 상기 제8 스위치가 턴-오프될 때, 상기 제2 샘플 홀드 회로는 상기 데이터 전압을 상기 버퍼 입력 전압으로 샘플링하고,상기 제2 스위치 및 상기 제4 스위치가 턴-온되고, 상기 제1 스위치, 상기 제3 스위치, 상기 제5 스위치, 상기 제6 스위치, 상기 제7 스위치 및 상기 제8 스위치가 턴-오프될 때, 상기 제2 샘플 홀드 회로는 상기 버퍼 입력 전압을 유지하는 것을 특징으로 하는 데이터 드라이버
|
| 15 |
15
표시 패널;상기 표시 패널에 게이트 신호를 인가하는 게이트 드라이버;상기 표시 패널에 아날로그 형태의 데이터 전압을 인가하는 데이터 드라이버; 및상기 게이트 드라이버 및 상기 데이터 드라이버를 제어하는 타이밍 컨트롤러를 포함하고,상기 데이터 드라이버는디지털 형태의 데이터 신호를 입력받아 아날로그 형태의 데이터 전압으로 변환하는 디지털 아날로그 컨버터;상기 데이터 전압을 출력하는 버퍼; 및상기 디지털 아날로그 컨버터와 상기 버퍼 사이에 위치하고, 제1 채널에 연결되는 제1 샘플 홀드 회로 및 제2 채널에 연결되는 제2 샘플 홀드 회로를 포함하는 다중 채널 샘플 홀드 회로를 포함하며,상기 제1 샘플 홀드 회로는 제n(단, n은 1 이상의 정수) 수평 시간 동안 상기 데이터 전압을 버퍼 입력 전압으로 샘플링한 후 상기 버퍼 입력 전압을 유지하는 제1 구동 동작을 수행하고, 제n+1 수평 시간 동안 상기 버퍼 입력 전압을 상기 버퍼의 출력 단자로 출력하는 제2 구동 동작을 수행하며,상기 제2 샘플 홀드 회로는 상기 제n 수평 시간 동안 상기 제2 구동 동작을 수행하고, 상기 제n+1 수평 시간 동안 상기 제1 구동 동작을 수행하는 것을 특징으로 하는 표시 장치
|
| 16 |
16
제15항에 있어서, 상기 제1 샘플 홀드 회로는상기 버퍼 입력 전압을 저장하는 제1 샘플링 커패시터;상기 데이터 전압 또는 버퍼 출력 전압을 선택적으로 수신하는 입력 단자 및 상기 제1 샘플링 커패시터의 제1 단자에 연결되는 출력 단자를 포함하는 제1 소스 팔로워;상기 제1 소스 팔로워의 상기 입력 단자에 상기 데이터 전압 또는 상기 버퍼 출력 전압이 선택적으로 인가되도록 제어하는 제1 입력 스위치부; 및상기 제1 샘플링 커패시터의 제2 단자와 상기 버퍼의 제1 입력 단자 및 제2 입력 단자 사이의 연결을 제어하는 제1 출력 스위치부를 포함하는 것을 특징으로 하는 표시 장치
|
| 17 |
17
제16항에 있어서, 상기 제2 샘플 홀드 회로는상기 버퍼 입력 전압을 저장하는 제2 샘플링 커패시터;상기 데이터 전압 또는 상기 버퍼 출력 전압을 선택적으로 수신하는 입력 단자 및 상기 제2 샘플링 커패시터의 제1 단자에 연결되는 출력 단자를 포함하는 제2 소스 팔로워;상기 제2 소스 팔로워의 상기 입력 단자에 상기 데이터 전압 또는 상기 버퍼 출력 전압이 선택적으로 인가되도록 제어하는 제2 입력 스위치부; 및상기 제2 샘플링 커패시터의 제2 단자와 상기 버퍼의 상기 제1 입력단자 및 상기 제2 입력 단자 사이의 연결을 제어하는 제2 출력 스위치부를 포함하는 것을 특징으로 하는 표시 장치
|
| 18 |
18
제17항에 있어서, 상기 버퍼의 상기 출력 단자와 상기 제1 소스 팔로워의 상기 입력 단자가 제1 피드백 라인으로 연결되고, 상기 버퍼의 상기 출력 단자와 상기 제2 소스 팔로워의 상기 입력 단자가 제2 피드백 라인으로 연결되는 것을 특징으로 하는 표시 장치
|
| 19 |
19
제18항에 있어서, 상기 제1 입력 스위치부는상기 데이터 전압이 출력되는 상기 디지털 아날로그 컨버터의 출력 단자와 상기 제1 소스 팔로워의 상기 입력 단자 사이의 연결의 제어하는 제1 스위치; 및상기 제1 피드백 라인 상에 위치하고, 상기 버퍼의 상기 출력 단자와상기 제1 소스 팔로워의 상기 입력 단자 사이의 연결을 제어하는 제2 스위치를 포함하고,상기 제1 출력 스위치부는상기 제1 샘플링 커패시터의 상기 제2 단자와 상기 버퍼의 상기 제1 입력 단자 사이의 연결을 제어하는 제3 스위치; 및상기 제1 샘플링 커패시터의 상기 제2 단자와 상기 버퍼의 상기 제2 입력 단자 사이의 연결을 제어하는 제4 스위치를 포함하는 것을 특징으로 하는 표시 장치
|
| 20 |
20
제19항에 있어서, 상기 제2 입력 스위치부는상기 데이터 전압이 출력되는 상기 디지털 아날로그 컨버터의 상기 출력 단자와 상기 제2 소스 팔로워의 상기 입력 단자 사이의 연결의 제어하는 제5 스위치; 및상기 제2 피드백 라인 상에 위치하고, 상기 버퍼의 상기 출력 단자와 상기 제2 소스 팔로워의 상기 입력 단자 사이의 연결을 제어하는 제6 스위치를 포함하고,상기 제2 출력 스위치부는상기 제2 샘플링 커패시터의 상기 제2 단자와 상기 버퍼의 상기 제2 입력 단자 사이의 연결을 제어하는 제7 스위치; 및상기 제2 샘플링 커패시터의 상기 제2 단자와 상기 버퍼의 상기 제2 입력 단자 사이의 연결을 제어하는 제8 스위치를 포함하는 것을 특징으로 하는 표시 장치
|
