맞춤기술찾기

이전대상기술

반도체 장치를 테스트하는 장치 및 그 방법

  • 기술번호 : KST2022005339
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명의 일실시예의 반도체 장치의 테스트 방법은: 웨이퍼 레벨 패키징(Wafer Level Packaging) 방식으로 제조된 반도체 장치를 제공하는 단계; 상기 반도체 장치의 제1면에서 솔더볼(solder ball)을 에칭하여 제거하는 단계; 상기 반도체 장치의 제1면의 표면에서 RDL층(Re-distribution Layer, RDL) 레벨까지 에칭하여 제거하는 단계; 상기 RDL층까지 제거된 반도체 장치를 PCB(Printed Circuit Board) 위에 부착하는 단계; 상기 반도체 장치의 본딩 패드와 상기 PCB를 본딩 와이어(bonding wire)로 연결하는 단계; 및 상기 반도체 장치의 회로에 대하여 테스트 공정을 수행하는 단계를 포함할 수 있다. 본 발명의 일실시예에 따르면 패키징 공정 전에 반도체 칩 회로의 테스트 및/또는 수정이 어려운 구조를 가지는 반도체 장치의 회로를 용이하고 정확하게 테스트 및/또는 변경할 수 있으며, 테스트 공정 비용을 절감할 수 있다.
Int. CL H01L 23/00 (2006.01.01) H01L 23/498 (2006.01.01) H01L 23/525 (2006.01.01) G01R 31/28 (2006.01.01)
CPC H01L 24/94(2013.01) H01L 24/799(2013.01) H01L 23/49816(2013.01) H01L 23/525(2013.01) H01L 24/46(2013.01) H01L 24/49(2013.01) H01L 24/95(2013.01) H01L 24/06(2013.01) H01L 24/09(2013.01) G01R 31/2851(2013.01)
출원번호/일자 1020200147227 (2020.11.06)
출원인 한국과학기술원
등록번호/일자
공개번호/일자 10-2022-0061354 (2022.05.13) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 공개
심사진행상태 수리
심판사항
구분 국내출원/신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2020.11.06)
심사청구항수 13

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 차호일 대전시 유성구
2 윤우진 대전시 유성구
3 고진원 대전시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 한상수 대한민국 서울시 서초구 효령로**길 ** *층 (브릿지웰빌딩)(에이치앤피국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2020.11.06 수리 (Accepted) 1-1-2020-1185192-92
2 선행기술조사의뢰서
Request for Prior Art Search
2021.11.15 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2022.01.12 발송처리완료 (Completion of Transmission) 9-6-2022-0015630-62
4 의견제출통지서
Notification of reason for refusal
2022.02.07 발송처리완료 (Completion of Transmission) 9-5-2022-0102859-50
5 [거절이유 등 통지에 따른 의견]의견서·답변서·소명서
2022.04.07 수리 (Accepted) 1-1-2022-0373907-96
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2022.04.07 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2022-0373892-99
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
웨이퍼 레벨 패키징(Wafer Level Packaging) 방식으로 제조된 반도체 장치를 제공하는 단계;상기 반도체 장치의 제1면에서 솔더볼(solder ball)을 에칭하여 제거하는 단계;상기 반도체 장치의 제1면의 표면에서 RDL층(Re-distribution Layer, RDL) 레벨까지 에칭하여 제거하는 단계;상기 RDL층까지 제거된 반도체 장치를 PCB(Printed Circuit Board) 위에 부착하는 단계;상기 반도체 장치의 본딩 패드와 상기 PCB를 본딩 와이어(bonding wire)로 연결하는 단계; 및상기 반도체 장치의 회로에 대하여 테스트 공정을 수행하는 단계를 포함하는, 반도체 장치의 테스트 방법
2 2
제1항에 있어서, 상기 테스트 공정 후에, 상기 반도체 장치의 회로를 변경하는 단계를 더 포함하는, 반도체 장치의 테스트 방법
3 3
제1항에 있어서, 상기 웨이퍼 레벨 패키징 방식으로 제조된 반도체 장치는 WLCSP(Wafer Level Chip Scale Package) 방식으로 제조된 반도체 장치인 것인, 반도체 장치의 테스트 방법
4 4
제1항에 있어서,상기 솔더볼(solder ball) 및 RDL층(Re-distribution Layer, RDL)의 에칭은 반응성 이온 에처(Reactive Ion Etcher, RIE) 및 RDL 메탈 에칭 케미칼(RDL Metal Etching Chemical)을 사용하여 에칭하는 것인, 반도체 장치의 테스트 방법
5 5
제2항에 있어서,상기 반도체 장치의 회로를 변경하는 단계에서, 상기 회로는 FIB(Focused Ion Beam) 를 사용하여 밀링(Milling) 또는 커팅/플래티늄 증착(Cutting 0026# Platinum Deposition) 방식으로 변경되는 것인, 반도체 장치의 테스트 방법
6 6
제3항에 있어서,상기WLCSP방식으로 제조된 반도체 장치는, 상기 RDL층까지 제거된 반도체 장치를 PCB(Printted Circuit Board) 위에 부착후 상기 반도체 장치의 본딩 패드와 상기 PCB를 본딩 와이어(bonding wire)로 연결하여 COB(Chip On Board) 형태의 반도체 장치로 변형되는 것인, 반도체 장치의 테스트 방법
7 7
제1항에 따른 반도체 장치의 테스트 방법을 수행하도록 구성된 반도체 장치 회로 테스트 시스템
8 8
웨이퍼 레벨 패키징(Wafer Level Packaging) 방식으로 제조된 반도체 장치를 준비하는 반도체 장치 제공부;상기 반도체 장치의 제1면에서 솔더볼(solder ball)을 에칭하여 제거하고 상기 반도체 장치의 제1면의 표면에서 RDL층(Re-distribution Layer, RDL) 레벨까지 에칭하여 제거하는, 에칭부;상기 RDL층까지 제거된 반도체 장치를 PCB(Printed Circuit Board) 위에 부착하는 부착부;상기 반도체 장치의 본딩 패드와 상기 PCB를 본딩 와이어(bonding wire)로 연결하는 연결부;상기 반도체 장치의 회로에 대하여 테스트 공정을 수행하는 회로 테스트부를 포함하는, 반도체 장치를 위한 테스트 장치
9 9
제8항에 있어서,상기 반도체 장치의 회로를 변경하는 회로 변경부를 더 포함하는, 반도체 장치를 위한 테스트 장치
10 10
제8항에 있어서,상기 웨이퍼 레벨 패키징 방식으로 제조된 반도체 장치는 WLCSP(Wafer Level Chip Scale Package) 방식으로 제조된 반도체 장치인 것인, 반도체 장치를 위한 테스트 장치
11 11
제8항에 있어서,상기 에칭부는, 상기 솔더볼 및 RDL층의 에칭 시 반응성 이온 에처(Reactive Ion Etcher, RIE) 및 RDL 메탈 에칭 케미칼(RDL Metal Etching Chemical)을 사용하여 에칭하는 것인, 반도체 장치를 위한 테스트 장치
12 12
제8항에 있어서,상기 회로 변경부는, FIB(Focused Ion Beam) 를 사용하여 밀링(Milling) 또는 커팅/플래티늄 증착(Cutting 0026# Platinum Deposition) 방식으로 상기 반도체 장치의 회로를 변경하는 것인, 반도체 장치를 위한 테스트 장치
13 13
제10항에 있어서,상기WLCSP 방식으로 제조된 반도체 장치는, 상기 RDL층까지 제거된 반도체 장치를 PCB(Printted Circuit Board) 위에 부착 후 상기 반도체 장치의 본딩 패드와 상기 PCB를 본딩 와이어(bonding wire)로 연결하여 COB(Chip On Board) 형태의 반도체 장치로 변형되는 것인, 반도체 장치를 위한 테스트 장치
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 산업통상자원부 한국전자기술연구원 산업기술혁신사업/센서산업 고도화를 위한 첨단센서 육성사업 사물인터넷/스마트공장/안전산업 수요대응 첨단센서 활용화를 위한 고신뢰/지능화/공정 기술 개발
2 산업통상자원부 주식회사 이큐셀 산업기술혁신사업/소재부품기술개발사업(수요자연계형) 실시간 반도체 공정상태 진단을 위한 웨이퍼형 공정진단 센서 시스템 개발