| 1 |
1
레인 선택 신호를 출력하도록 구성된 레인 구성 신호 선택기;복수의 레인들을 통해 외부 장치 구성된 복수의 물리 회로들;복수의 제1 전송 신호들을 출력하도록 구성된 제1 PCIe 컨트롤러;복수의 제2 전송 신호들을 출력하도록 구성된 제2 PCIe 컨트롤러;상기 레인 선택 신호에 응답하여, 상기 제1 PCIe 컨트롤러로부터의 상기 복수의 제1 전송 신호들 중 적어도 하나를 상기 복수의 물리 회로들 중 적어도 하나의 물리 회로로 전달하고, 상기 제2 PCIe 컨트롤러로부터의 상기 복수의 제2 전송 신호들 중 적어도 하나를 상기 복수의 물리 회로들 중 나머지 물리 회로로 전달하도록 구성된 레인 구성기를 포함하는 인터페이스 회로
|
| 2 |
2
제 1 항에 있어서,상기 복수의 레인들의 개수는 N개이고, 단, N은 자연수이고,상기 제1 PCIe 컨트롤러 및 상기 제2 PCIe 컨트롤러 각각은 xN 레인의 대역폭을 갖는 인터페이스 회로
|
| 3 |
3
제 1 항에 있어서,상기 제1 PCIe 컨트롤러는 복수의 제1 제어 신호들을 출력하도록 더 구성되고,상기 제2 PCIe 컨트롤러는 복수의 제2 제어 신호들을 출력하도록 더 구성된 인터페이스 회로
|
| 4 |
4
제 3 항에 있어서,상기 레인 구성기는 상기 레인 선택 신호에 응답하여, 상기 복수의 제1 제어 신호들 중 적어도 하나를 상기 복수의 물리 회로들 중 상기 적어도 하나의 물리 회로로 전달하고, 상기 복수의 제2 제어 신호들 중 적어도 하나를 상기 복수의 물리 회로들 중 상기 나머지 물리 회로로 전달하도록 더 구성된 복수의 선택 회로들을 포함하는 인터페이스 회로
|
| 5 |
5
제 1 항에 있어서,상기 레인 구성기는 상기 복수의 물리 회로들로부터 복수의 수신 신호들을 수신하고, 상기 복수의 수신 신호들을 상기 제1 PCIe 컨트롤러 및 상기 제2 PCIe 컨트롤러 각각으로 전달하도록 더 구성된 인터페이스 회로
|
| 6 |
6
제 5 항에 있어서,상기 레인 구성기는:상기 복수의 물리 회로들로부터 복수의 상태 신호를 수신하고, 상기 레인 선택 신호를 기반으로 상기 복수의 상태 신호들 중 적어도 하나의 상태 신호를 상기 제1 PCIe 컨트롤러로 전달하도록 구성된 제1 상태 선택기; 및상기 복수의 물리 회로들로부터 상기 복수의 상태 신호를 수신하고, 상기 레인 선택 신호를 기반으로 상기 복수의 상태 신호들 중 적어도 다른 하나의 상태 신호를 상기 제2 PCIe 컨트롤러로 전달하도록 구성된 제2 상태 선택기를 포함하는 인터페이스 회로
|
| 7 |
7
제 6 항에 있어서,상기 제1 PCIe 컨트롤러는, 상기 레인 구성기로부터 전달된 상기 적어도 하나의 상태 신호를 기반으로, 상기 레인 구성기로부터 전달된 상기 복수의 수신 신호들 중 적어도 하나의 수신 신호를 처리하도록 더 구성되고,상기 제2 PCIe 컨트롤러는, 상기 레인 구성기로부터 전달된 상기 적어도 다른 하나의 상태 신호를 기반으로, 상기 레인 구성기로부터 전달된 상기 복수의 수신 신호들 중 적어도 다른 하나의 수신 신호를 처리하도록 더 구성되는 인터페이스 회로
|
| 8 |
8
레인 선택 신호를 출력하도록 구성된 레인 구성 신호 선택기;제1 PIPE(PHY Interface for the PCI Express Architecture) 전송 신호를 출력하도록 구성된 제1 PCIe 컨트롤러;제2 PIPE 전송 신호를 출력하도록 구성된 제2 PCIe 컨트롤러;상기 레인 선택 신호에 응답하여, 상기 제1 PIPE 전송 신호 및 상기 제2 PIPE 전송 신호 중 하나의 전송 신호를 출력하도록 구성된 레인 구성기; 및상기 레인 구성기로부터 출력된 상기 하나의 전송 신호를 적어도 하나의 레인을 통해 출력하도록 구성된 물리 회로를 포함하는 인터페이스 회로
|
| 9 |
9
제 8 항에 있어서,상기 레인 구성기는:상기 레인 선택 신호가 제1 값인 경우, 상기 제1 PIPE 전송 신호를 상기 하나의 전송 신호로서 출력하고, 상기 레인 선택 신호가 상기 제1 값과 다른 제2 값인 경우, 상기 제2 PIPE 전송 신호를 상기 하나의 전송 신호로서 출력하도록 구성된 제1 선택 회로를 포함하는 인터페이스 회로
|
| 10 |
10
제 9항에 있어서,상기 제1 PCIe 컨트롤러는 제1 PIPE 제어 신호를 출력하도록 더 구성되고,상기 제2 PCIe 컨트롤러는 제2 PIPE 제어 신호를 출력하도록 더 구성된 인터페이스 회로
|
| 11 |
11
제 10 항에 있어서,상기 레인 구성기는: 상기 레인 선택 신호가 상기 제1 값인 경우, 상기 제1 PIPE 제어 신호 및 상기 제2 PIPE 제어 신호 중 상기 제1 PIPE 제어 신호를 상기 물리 회로로 전달하고, 상기 레인 선택 신호가 상기 제2 값인 경우, 상기 제1 PIPE 제어 신호 및 상기 제2 PIPE 제어 신호 중 상기 제2 PIPE 제어 신호를 상기 물리 회로로 전달하도록 구성된 제2 선택 회로를 더 포함하는 인터페이스 회로
|
| 12 |
12
제 9항에 있어서,상기 물리 회로는 상기 적어도 하나의 레인을 통해 수신 신호를 수신하도록 더 구성되는 인터페이스 회로
|
| 13 |
13
제 12 항에 있어서,상기 레인 구성기는 상기 물리 회로로부터 상기 수신 신호를 수신하고, 상기 수신된 수신 신호를 상기 제1 PCIe 컨트롤러 및 상기 제2 PCIe 컨트롤러 각각으로 제공하도록 더 구성된 인터페이스 회로
|
| 14 |
14
제 13 항에 있어서,상기 레인 구성기는 상기 물리 회로로부터 상태 신호를 수신하고, 상기 레인 선택 신호가 상기 제1 값인 경우, 상기 상태 신호를 상기 제1 PCIe 컨트롤러로 전송하고, 상기 레인 선택 신호가 상기 제2 값인 경우, 상기 상태 신호를 상기 제2 PCIe 컨트롤러로 전송하도록 더 구성된 인터페이스 회로
|
| 15 |
15
제 14 항에 있어서,상기 제1 PCIe 컨트롤러는:상기 레인 구성기로부터 상기 상태 신호를 수신한 경우, 상기 레인 구성기로부터 수신된 상기 수신 신호를 유효한 신호로 처리하고, 상기 레인 구성기로부터 상기 상태 신호를 수신하지 않은 경우, 상기 레인 구성기로부터 수신된 상기 수신 신호를 무시하도록 구성되고,상기 제2 PCIe 컨트롤러는:상기 레인 구성기로부터 상기 상태 신호를 수신한 경우, 상기 레인 구성기로부터 수신된 상기 수신 신호를 유효한 신호로 처리하고, 상기 레인 구성기로부터 상기 상태 신호를 수신하지 않은 경우, 상기 레인 구성기로부터 수신된 상기 수신 신호를 무시하도록 구성되는 인터페이스 회로
|
| 16 |
16
전자 장치에 있어서,모드 신호 및 마스터 레인 선택 신호를 출력하도록 구성된 중앙 처리부;복수의 기능 블록들;상기 복수의 기능 블록과 연결된 시스템 버스;상기 시스템 버스와 통신하도록 구성된 인터페이스 회로를 포함하고,상기 인터페이스 회로는 복수의 레인 그룹들 중 적어도 하나의 제1 레인 그룹들을 통해 제1 외부 전자 장치와 통신하고, 상기 복수의 레인 그룹들 중 적어도 하나의 제2 레인 그룹들을 통해 제2 외부 전자 장치와 통신하도록 구성되고,상기 모드 신호가 상기 전자 장치가 마스터 장치임을 가리키는 경우, 상기 인터페이스 회로는 상기 마스터 레인 선택 신호를 기반으로 레인 선택 신호를 출력하도록 구성되고, 상기 레인 선택 신호를 기반으로 상기 적어도 하나의 제1 레인 그룹들의 개수 및 상기 적어도 하나의 제2 레인 그룹들의 개수를 가변하도록 더 구성된 전자 장치
|
| 17 |
17
제 16 항에 있어서,상기 인터페이스 회로는:상기 모드 신호가 상기 전자 장치가 마스터 장치임을 가리키는 경우, 상기 인터페이스 회로는 상기 마스터 레인 선택 신호를 기반으로 레인 선택 신호를 출력하도록 구성된 레인 구성 신호 선택기;상기 적어도 하나의 제1 레인 그룹을 통해 상기 제1 외부 전자 장치와 통신하도록 구성된 제1 PCIe 컨트롤러;상기 적어도 하나의 제2 레인 그룹을 통해 상기 제2 외부 전자 장치와 통신하도록 구성된 제2 PCIe 컨트롤러; 및상기 레인 선택 신호에 응답하여, 상기 제1 PCIe 컨트롤러에 대응하는 상기 적어도 하나의 제1 레인 그룹 및 상기 제2 PCIe 컨트롤러에 대응하는 상기 적어도 하나의 제2 레인 그룹들을 가변하도록 구성된 레인 구성기를 포함하는 전자 장치
|
