| 1 |
1
프로세서를 포함하는 호스트에서 메모리 풀로의 접근을 위한 어댑터로서,상기 호스트와 시스템 버스를 통해 연결되며, 상기 호스트로부터의 메모리 요청에 기초해서 제1 브리지 패킷을 생성하는 호스트 브리지 및 상기 브리지 패킷을 소정의 프로토콜에 따른 프로토콜 패킷으로 변환하는 프로토콜 요청부를 포함하는 호스트 어댑터, 그리고상기 호스트 어댑터로부터의 상기 프로토콜 패킷을 제2 브리지 패킷으로 변환하는 프로토콜 응답부 및 상기 제2 브리지 패킷을 상기 메모리 풀 중 대상 메모리에 특정된 동작으로 변환하여 상기 대상 메모리에 접근하는 메모리 풀 어댑터를 포함하는 어댑터
|
| 2 |
2
제1항에서,상기 호스트 어댑터와 상기 메모리 풀 어댑터는 FPGA(Field-Programmable Gate Array)에 형성되는 어댑터
|
| 3 |
3
제2항에서,상기 FPGA와 상기 호스트의 프로세서는 한 칩에 통합되어 있는 어댑터
|
| 4 |
4
제1항에서,상기 소정의 프로토콜은 Gen-Z(generation Z) 프로토콜, CXL(compute express link) 프로토콜, CCIX(cache coherent interconnect for accelerators) 프로토콜 또는 OpenCAPI(open coherent accelerator processor interface) 프로토콜 중 적어도 하나의 프로토콜을 포함하는 어댑터
|
| 5 |
5
제1항에서,상기 호스트 브리지는상기 메모리 요청 중 바이트 단위 메모리 요청의 주소를 변환하는 주소 변환 블록, 그리고상기 주소 변환 블록에 기초해서 상기 바이트 단위 메모리 요청으로부터 상기 제1 브리지 패킷을 생성하는 패킷 생성기를 포함하는 어댑터
|
| 6 |
6
제5항에서,상기 호스트 브리지는 상기 대상 메모리의 물리 주소와 상기 프로토콜 응답부의 식별자 쌍을 저장하는 레지스터를 더 포함하며,상기 주소 변환 블록은 상기 레지스터를 참조하여서 상기 바이트 단위 메모리 요청의 주소를 변환하는어댑터
|
| 7 |
7
제6항에서,상기 주소 변환 블록과 상기 레지스터는 상기 시스템 버스의 마스터 인터페이스를 통해 상기 호스트와 통신하는 어댑터
|
| 8 |
8
제1항에서,상기 호스트 브리지는상기 메모리 요청 중 블록 단위 메모리 요청의 DMA(direct memory access) 데이터 전송 절차를 관리하는 블록 접근 핸들러,상기 블록 접근 핸들러의 제어에 따라 상기 호스트의 로컬 메모리와 데이터를 주고 받는 DMA 제어기, 그리고상기 블록 접근 핸들러에 기초해서 상기 블록 단위 메모리 요청으로부터 상기 제1 브리지 패킷을 생성하는 패킷 생성기를 포함하는 어댑터
|
| 9 |
9
제8항에서,상기 호스트 브리지는 상기 DMA 제어에 필요한 정보를 저장하는 레지스터를 더 포함하며,상기 블록 접근 핸들러는 상기 레지스터를 참조하여서 상기 블록 단위 메모리 요청의 상기 DAM 데이터 전송 절차를 관리하는어댑터
|
| 10 |
10
제9항에서,상기 블록 접근 핸들러와 상기 레지스터는 상기 시스템 버스의 마스터 인터페이스를 통해 상기 호스트와 통신하고,상기 DMA 제어기는 상기 시스템 버스의 슬레이브 인터페이스를 통해 상기 호스트와 통신하는어댑터
|
| 11 |
11
제1항에서,상기 미디어 브리지는상기 대상 메모리로의 메모리 접근을 수행하는 메모리 제어기, 그리고상기 제2 브리지 패킷의 메모리 접근 정보를 상기 메모리 제어기로 전달하는 마스터 래퍼를 포함하는 어댑터
|
| 12 |
12
프로세서를 포함하는 호스트에서 메모리 풀로의 접근을 위한 어댑터로서,상기 호스트와 범용 입출력 인터페이스를 통해 연결되며, 상기 범용 입출력 인터페이스에 따른 프로토콜을 처리하기 위한 엔드포인트, 상기 호스트로부터의 메모리 요청에 기초해서 제1 브리지 패킷을 생성하는 호스트 브리지 및 상기 브리지 패킷을 소정의 프로토콜에 따른 프로토콜 패킷으로 변환하는 프로토콜 요청부를 포함하는 호스트 어댑터, 그리고상기 호스트 어댑터로부터의 상기 프로토콜 패킷을 제2 브리지 패킷으로 변환하는 프로토콜 응답부 및 상기 제2 브리지 패킷을 상기 메모리 풀 중 대상 메모리에 특정된 동작으로 변환하여 상기 대상 메모리에 접근하는 메모리 풀 어댑터를 포함하는 어댑터
|
| 13 |
13
제12항에서,상기 호스트 어댑터와 상기 메모리 풀 어댑터는 FPGA(Field-Programmable Gate Array) 보드에 형성되는 어댑터
|
| 14 |
14
제12항에서,상기 범용 입출력 인터페이스는 PCIe(Peripheral Component Interconnect express) 인터페이스를 포함하는 어댑터
|
| 15 |
15
제12항에서,상기 소정의 프로토콜은 Gen-Z(generation Z) 프로토콜, CXL(compute express link) 프로토콜, CCIX(cache coherent interconnect for accelerators) 프로토콜 또는 OpenCAPI(open coherent accelerator processor interface) 프로토콜 중 적어도 하나의 프로토콜을 포함하는 어댑터
|
| 16 |
16
제12항에서,상기 엔드포인트와 상기 호스트 브리지는 상기 범용 입출력 인터페이스 외에 별도의 프로토콜로 통신하는 어댑터
|
| 17 |
17
프로세서를 포함하는 호스트,메모리 풀,상기 호스트에 연결되며, 상기 호스트로부터의 메모리 요청에 기초해서 제1 브리지 패킷을 생성하는 호스트 브리지 및 상기 브리지 패킷을 소정의 프로토콜에 따른 프로토콜 패킷으로 변환하는 프로토콜 요청부를 포함하는 호스트 어댑터, 그리고상기 호스트 어댑터로부터의 상기 프로토콜 패킷을 제2 브리지 패킷으로 변환하는 프로토콜 응답부 및 상기 제2 브리지 패킷을 상기 메모리 풀 중 대상 메모리에 특정된 동작으로 변환하여 상기 대상 메모리에 접근하는 메모리 풀 어댑터를 포함하는 컴퓨팅 장치
|
