1 |
1
입력 전압을 입력받고, 상기 입력 전압을 이용하여 출력 전압을 생성하는 DRFC(double-recycling folded cascode) 입력부; 상기 DRFC 입력부의 출력 전압을 전달 받고, 상기 출력 전압을 1차 증폭하는 캐스코드부; 및 상기 캐스코드부의 1차 증폭된 출력 전압을 전달 받고, 상기 1차 증폭된 출력 전압을 2차 증폭하고, 상기 2차 증폭된 출력 전압을 출력하는 클래스 AB 출력부; 를 포함하는, 고속 저왜곡 연산증폭기
|
2 |
2
제1항에 있어서,플립 전압 팔로워(flipped voltage follower, FVF)를 포함하고, 상기 입력 전압에 대응하는 동작 전류를 생성하고, 상기 생성된 동작 전류를 상기 DRFC 입력단에 전달하는 적응형 바이어스(adaptive biasing);를 더 포함하는,고속 저왜곡 연산증폭기
|
3 |
3
제1항에 있어서,상기 입력 전압 및 상기 DRFC 입력부의 출력 전압 중 적어도 하나의 제1 주파수의 영점(zero)을 제2 주파수로 이동시키는 크로스 커플 커패시터(input cross-coupled capacitor);를 더 포함하고,상기 제1 주파수는 상기 제2 주파수보다 큰, 고속 저왜곡 연산증폭기
|
4 |
4
제1항에 있어서,상기 1차 증폭된 출력 전압의 극점(pole)과 상기 2차 증폭된 출력 전압의 극점의 거리를 증가시키는 하이브리드 밀러-캐스코드 보상부(hybrid Miller cascode compensation, HMCC);를 더 포함하는,고속 저왜곡 연산증폭기
|
5 |
5
제1항에 있어서,상기 2차 증폭된 출력 전압의 공통 모드 전압을 유지시키는 공통모드(common mode) 피드백부;를 더 포함하는,고속 저왜곡 연산증폭기
|
6 |
6
제1항에 있어서,상기 클래스 AB 출력부는, 부동 전지(floating battery)를 이용하여 상기 1차 증폭된 출력 전압을 2차 증폭하는,고속 저왜곡 연산증폭기
|