| 1 |
1
광 위상 배열 칩에 있어서, 상기 광 위상 배열 칩은, 단일 집적 회로-상기 단일 집적 회로는, 실리콘 기판; 상기 실리콘 기판의 상부에 형성되는 하부층; 상기 하부층의 상부에 형성되는 실리콘층; 상기 실리콘층의 상부에 순차적으로 배치되는 제1 상부층, 제2 상부층 및 제3 상부층; 상기 실리콘층에 접지된 채 상기 제1 상부층을 관통하며 상기 제1 상부층의 상부에 형성되는 전극을 포함함- 상에 구현되는 복수의 광 스위치들 및 복수의 광 위상 배열들을 포함하는 것을 특징으로 하는 광 위상 배열 칩
|
| 2 |
2
제1항에 있어서,상기 복수의 광 스위치들은, 입력되는 광파가 진행되는 버스 도파로로 직렬 연결되고, 상기 복수의 광 스위치들 각각은, MEMS 액츄에이터; 상기 MEMS 액츄에이터에 의해 구동되는 결합 도파로; 및 상기 결합 도파로가 구동됨에 응답하여 상기 복수의 광 위상 배열들 각각으로 상기 광파를 전달하는 분기 도파로를 포함하는 것을 특징으로 하는 광 위상 배열 칩
|
| 3 |
3
제2항에 있어서,상기 버스 도파로 및 상기 복수의 광 스위치들 각각에 포함되는 상기 결합 도파로 및 상기 분기 도파로는, 상기 제1 상부층, 상기 제2 상부층 및 상기 제3 상부층이 식각된 제1 개구 내 상기 실리콘층 상에 형성되는 것을 특징으로 하는 광 위상 배열 칩
|
| 4 |
4
제2항에 있어서,상기 결합 도파로는 상기 MEMS 액츄에이터에 의해 상기 버스 도파로 및 상기 분기 도파로에 근접함에 따라, 제1 광 결합을 통해 상기 버스 도파로에 진행되는 광파를 상기 결합 도파로로 전달하고, 제2 광 결합을 통해 상기 결합 도파로에 전달된 광파를 상기 복수의 광 위상 배열들 각각으로 전달하는 것을 특징으로 하는 광 위상 배열 칩
|
| 5 |
5
제1항 있어서,상기 복수의 광 위상 배열들 각각은, 상기 복수의 광 스위치들 각각으로부터 전달되는 광파를 분기시키는 광 분배기; 상기 광 분배기에 의해 분기된 광파들을 각각 입력 받아 위상을 제어하는 복수의 위상 제어기 배열들; 상기 복수의 위상 제어기들로부터 출력되는 광파들을 복수의 광학 안테나 배열들로 전달하는 연결부; 및 상기 연결부에 의해 전달되는 상기 광파들을 기 설정된 종방향 조향범위에 따라 발산하는 복수의 광학 안테나 배열들을 포함하는 것을 특징으로 하는 광 위상 배열 칩
|
| 6 |
6
제5항 있어서,상기 복수의 위상 제어기 배열들 각각은, 상기 제1 상부층, 상기 제2 상부층 및 상기 제3 상부층이 식각된 제2 개구 내 상기 실리콘층 상에 형성되는 립 도파로 및 저항선; 상기 제2 상부층 및 상기 제3 상부층이 식각된 제3 개구 내 상기 제1 상부층의 상부에 형성되는 상기 전극; 및 상기 전극 및 상기 저항선을 연결하도록 상기 실리콘층 상에 형성되는 접지부를 포함하는 것을 특징으로 하는 광 위상 배열 칩
|
| 7 |
7
제6항 있어서,상기 전극의 너비 및 상기 제3 개구에서 상기 제2 상부층이 식각된 너비는, 상기 전극의 접지를 위해 상기 제3 개구에서 상기 제3 상부층이 식각된 너비보다 넓은 것을 특징으로 하는 광 위상 배열 칩
|
| 8 |
8
제6항에 있어서,상기 복수의 위상 제어기 배열들 각각은, 상기 복수의 위상 제어기 배열들 각각의 열적 격리를 위하여, 상기 립 도파로 및 상기 저항선이 상기 제2 개구 내에 매립되는 저항 매립형 위상 제어 구조를 갖는 것을 특징으로 하는 광 위상 배열 칩
|
| 9 |
9
제4항 있어서,상기 복수의 광학 안테나 배열들 각각은, 상기 실리콘층 상에 형성되는 격자 홈으로 구성되는 것을 특징으로 하는 광 위상 배열 칩
|
| 10 |
10
제4항 있어서,상기 복수의 광학 안테나 배열들은, 상기 복수의 위상 제어기 배열들 간의 위상 관계에 따라 상기 광파들이 형성하는 발산 빔의 횡방향성을 조절하는 것을 특징으로 하는 광 위상 배열 칩
|
| 11 |
11
제1항 있어서,상기 제3 상부층은, 상기 복수의 광 스위치들이 형성되는 제1 개구, 상기 복수의 광 위상 배열들이 형성되는 제2 개구 및 제3 개구가 식각되는 공정에서, 상기 단일 집적 회로 상 상기 제1 개구, 상기 제2 개구 및 상기 제3 개구를 제외한 나머지 영역들을 보호하는 보호층으로 사용되는 것을 특징으로 하는 광 위상 배열 칩
|
| 12 |
12
광 위상 배열 칩의 제조 방법에 있어서, 실리콘 기판, 상기 실리콘 기판의 상부에 형성되는 하부층 및 상기 하부층의 상부에 형성되는 실리콘층을 포함하는 반도체 구조체를 준비하는 단계; 상기 실리콘층 상에 버스 도파로, 결합 도파로, 분기 도파로, 립 도파로 및 격자 홈을 형성하는 단계; 상기 실리콘층 상의 슬랩 영역에 이온 주입 공정을 통해 저항선 및 접지부를 형성하는 단계; 상기 실리콘층의 상부에 제1 상부층을 배치하는 단계; 상기 제1 상부층 중 상기 접지부에 대응하는 영역에 비아 홀(Via hole)을 식각하는 단계; 상기 비아 홀에 도전성 물질을 증착하여 전극을 형성하는 단계; 상기 전극이 형성된 제1 상부층의 상부에 제2 상부층 및 제3 상부층을 순차적으로 배치하는 단계; 상기 제3 상부층, 상기 제2 상부층 및 상기 제1 상부층 중 상기 버스 도파로, 상기 결합 도파로 및 상기 분기 도파로에 대응하는 영역을 식각하여 제1 개구를 형성함으로써 상기 버스 도파로, 상기 결합 도파로 및 상기 분기 도파로를 각각 포함하는 복수의 광 스위치들을 구현하는 단계; 및 상기 제3 상부층, 상기 제2 상부층 및 상기 제1 상부층 중 상기 립 도파로 및 상기 저항선에 대응하는 영역을 식각하여 제2 개구를 형성하고, 상기 제2 상부층 및 상기 제3 상부층 중 상기 전극 및 상기 접지부에 대응하는 영역을 식각하여 제3 개구를 형성함으로써, 상기 립 도파로, 상기 저항선, 상기 전극 및 상기 접지부를 각각 포함하는 복수의 위상 제어기 배열들을 구성하고 상기 격자 홈을 각각 포함하는 복수의 광학 안테나 배열들을 구성하여 상기 복수의 위상 제어기 배열들 및 상기 복수의 광학 안테나 배열들을 각각 포함하는 복수의 광 위상 배열들을 구현하는 단계를 포함하는 광 위상 배열 칩의 제조 방법
|
