| 1 |
1
기판의 상에 제1 방향으로 연장된 핀을 갖는 제1 반도체 층;상기 제1 반도체 층 상에 상기 제1 방향과 수직한 제2 방향으로 연장된 상부 게이트 전극;상기 핀의 측벽과 상기 상부 게이트 전극 사이의 제2 반도체 층;상기 핀의 상면 및 상기 상부 게이트 전극 사이의 유전층; 및상기 기판을 관통하여 상기 제1 반도체 층의 하면과 연결되는 하부 게이트 구조체를 포함하는 화합물 반도체 소자
|
| 2 |
2
제1 항에 있어서,상기 제2 반도체 층은 상기 핀의 측벽을 따라 상기 제1 방향으로 연장되는 화합물 반도체 소자
|
| 3 |
3
제1 항에 있어서,상기 제2 반도체 층의 상기 제2 방향의 폭은 상기 제2 반도체 층의 높이에 비해 작은 화합물 반도체 소자
|
| 4 |
4
제1 항에 있어서,상기 제2 반도체 층의 상면은 상기 제1 반도체 층의 상면과 동일한 수직적 레벨에 위치하는 화합물 반도체 소자
|
| 5 |
5
제1 항에 있어서,상기 제2 반도체 층은 상기 제1 반도체 층과 다른 밴드 갭을 갖는 화합물 반도체 소자
|
| 6 |
6
제1 항에 있어서,상기 유전층은 상기 제2 반도체 층의 상면을 덮는 화합물 반도체 소자
|
| 7 |
7
제1 항에 있어서,상기 제1 방향으로 서로 이격되어 상기 제1 반도체 층에 접속되는 소스/드레인 콘택들을 더 포함하고, 상기 상부 게이트 전극은 상기 소스/드레인 콘택들의 사이에 위치하는 화합물 반도체 소자
|
| 8 |
8
제1 항에 있어서,상기 하부 게이트 구조체는 상기 제2 방향으로 연장되는 화합물 반도체 소자
|
| 9 |
9
제1 항에 있어서,상기 하부 게이트 구조체는 상기 상부 게이트 전극과 수직적으로 중첩되는 화합물 반도체 소자
|
| 10 |
10
제1 항에 있어서,상기 유전층의 상면과 상기 게이트 전극의 사이의 계면 절연층을 더 포함하되, 상기 계면 절연층은 상기 유전층에 비해 얇은 두께를 갖는 화합물 반도체 소자
|
| 11 |
11
제1 항에 있어서,상기 상부 게이트 전극의 하단은 상기 핀의 상면에 비해 상기 제1 반도체 층의 하면과 가까이에 위치하는 화합물 반도체 소자
|
| 12 |
12
제1 항에 있어서,상기 상부 게이트 전극은 상기 제2 반도체 층과 직접 접촉하는 화합물 반도체 소자
|
| 13 |
13
제1 항에 있어서,상기 유전층의 두께는 20nm 내지 100nm 범위의 값을 갖는 화합물 반도체 소자
|
| 14 |
14
기판의 상에 제1 방향으로 연장된 핀을 갖는 제1 반도체 층;상기 제1 반도체 층 상에 상기 제1 방향과 수직한 제2 방향으로 연장된 상부 게이트 전극;상기 핀의 측벽들과 상기 상부 게이트 전극 사이의 제2 반도체 층들; 및상기 핀의 상면 및 상기 제2 반도체 층들의 상면들 상의 유전층을 포함하되,상기 제2 반도체 층들은 제2 방향으로 서로 이격되고, 상기 제1 방향을 따라 서로 나란히 연장되는 화합물 반도체 소자
|
| 15 |
15
제14 항에 있어서,상기 제2 반도체 층들의 상면들은 상기 제1 반도체 층의 상면과 동일한 수직적 레벨에 위치하는 화합물 반도체 소자
|
| 16 |
16
제14 항에 있어서,상기 제2 반도체 층은 상기 제1 반도체 층과 다른 밴드 갭을 갖는 화합물 반도체 소자
|
| 17 |
17
제14 항에 있어서,상기 기판을 관통하여 상기 제1 반도체 층의 하면과 연결되는 하부 게이트 구조체를 포함하고,상기 하부 게이트 구조체는 상기 제2 방향으로 연장되는 화합물 반도체 소자
|
| 18 |
18
제14 항에 있어서,상기 유전층의 상면과 상기 게이트 전극의 사이의 계면 절연층을 더 포함하되, 상기 계면 절연층은 상기 유전층에 비해 얇은 두께를 갖는 화합물 반도체 소자
|
| 19 |
19
제14 항에 있어서,상기 상부 게이트 전극은 상기 제2 반도체 층들과 직접 접촉하는 화합물 반도체 소자
|
| 20 |
20
제14 항에 있어서,상기 제1 방향으로 서로 이격되어 상기 제1 반도체 층에 접속되는 소스/드레인 콘택들을 더 포함하되, 상기 상부 게이트 전극은 상기 소스/드레인 콘택들의 사이에 위치하는 화합물 반도체 소자
|
