1 |
1
반도체 접촉 계면의 도핑 농도에 따라 전류 매커니즘을 선택하는 전류 매커니즘 선택부;상기 전류 매커니즘에 기초하여 쇼트키 장벽 높이(schottky barrier height; SBH)를 추출하는 SBH 추출부; 및상기 고유 쇼트키 장벽 높이와 컨덕션 밴드의 최소값의 차이에 기초하여 페르미 레벨을 추출하는 페르미 레벨 추출부를 포함하는, 계면 결함 추출 장치
|
2 |
2
제1항에 있어서,상기 SBH 추출부는,상기 전류 매커니즘에 기초한 접촉 저항 식과 실험적으로 추출한 접촉 저항을 이용하여 제1 쇼트키 장벽 높이(schottky barrier height; SBH)를 추출하는 제1 SBH 추출부; 및상기 추출된 제1 쇼트키 장벽 높이에서 이미지 전하 장벽 저하(image charge barrier lowering) 효과를 제거하여, 제2 쇼트키 장벽 높이를 추출하는 제2 SBH 추출부를 포함하는, 계면 결함 추출 장치
|
3 |
3
제2항에 있어서,상기 제1 쇼트키 장벽 높이는 물질 계면에 존재하는 도펀트(dopant)들로 인해 변조(modulation)된 쇼트키 장벽 높이인, 계면 결함 추출 장치
|
4 |
4
제2항에 있어서,상기 이미지 전하 장벽 저하 효과는 상기 제2 쇼트키 장벽 높이를 감소시키는 효과인, 계면 결함 추출 장치
|
5 |
5
제2항에 있어서,상기 SBH 추출부는 TLM(transmission line method) 패턴 측정방법을 통해 상기 접촉 저항을 추출하는, 계면 결함 추출 장치
|
6 |
6
제1항에 있어서,상기 전류 매커니즘 선택부는 실험적으로 상기 반도체 접촉 계면의 도핑 농도를 추출하는, 계면 결함 추출 장치
|
7 |
7
제6항에 있어서,상기 반도체 접촉 계면의 도핑 농도는 SIMS (Secondary Ion Mass Spectroscopy) 분석 방법으로 추출하는, 계면 결함 추출 장치
|
8 |
8
제6항에 있어서,상기 전류 매커니즘은 전계 방출(Field Emission) 매커니즘 및 열이온 전계 방출(Thermionic Field Emission) 매커니즘 중 적어도 하나인, 계면 결함 추출 장치
|
9 |
9
제1항에 있어서,상기 페르미 레벨은 밴드갭 에너지 영역 내에서 계면 상태 밀도가 최대값을 나타내는 에너지 레벨과 같은, 계면 결함 추출 장치
|
10 |
10
계면 결함 추출 장치의 동작방법에 있어서,반도체 접촉 계면의 도핑 농도에 따라 전류 매커니즘을 선택하는 단계;상기 전류 매커니즘에 기초하여 쇼트키 장벽 높이(schottky barrier height; SBH)를 추출하는 단계; 및상기 쇼트키 장벽 높이와 컨덕션 밴드의 최소값의 차이에 기초하여 페르미 레벨을 추출하는 단계를 포함하는 계면 결함 추출 장치의 동작방법
|
11 |
11
제10항에 있어서,상기 전류 매커니즘에 기초하여 쇼트키 장벽 높이를 추출하는 단계는,상기 전류 매커니즘에 기초한 접촉 저항 식과 실험적으로 추출한 접촉 저항을 비교하여 제1 쇼트키 장벽 높이(schottky barrier height; SBH)를 추출하는 제1 SBH 추출 단계; 및상기 추출된 제1 쇼트키 장벽 높이에서 이미지 전하 장벽 저하(image charge barrier lowering) 효과를 제거하여, 제2 쇼트키 장벽 높이를 추출하는 제2 SBH 추출 단계를 포함하는, 계면 결함 추출 장치의 동작 방법
|