1 |
1
스트레처블 디스플레이에 디스플레이 하고자 하는 데이터를 포함하는 제1 픽셀 구동 신호를 생성하도록 구성되는 제1 픽셀 구동 신호 생성 모듈;상기 제1 픽셀 구동 신호를 수신하여 상기 제1 픽셀을 구동하도록 구성되는 제1 픽셀 구동 회로;상기 스트레처블 디스플레이의 인장 여부에 따라 구동 여부가 결정될 수 있는 제2 픽셀을 구동하도록 구성되는 제2 픽셀 구동 회로; 및상기 제1 픽셀 구동 신호 및 전원 신호를 수신하고, 상기 스트레처블 디스플레이의 인장 여부에 따라 생성된 인장 여부 신호를 기반으로 상기 제1 픽셀 구동 신호 및 상기 전원 신호 중 어느 하나를 이용하여 상기 제2 픽셀 구동 회로에 인가할 제2 픽셀 구동 신호를 생성하도록 구성되는 제2 픽셀 구동 신호 생성 모듈을 포함하는,스트레처블 디스플레이 구동 장치
|
2 |
2
제1항에 있어서,상기 제2 픽셀 구동 신호 생성 모듈은:스트레처블 디스플레이의 인장 여부, 제1 픽셀 구동 회로로 인가되는 제1 픽셀 구동 신호 및 전원 신호를 기반으로 제2 픽셀 구동 신호를 생성하여 제2 픽셀을 포함하는 제2 픽셀 구동 회로로 인가하도록 구성되는 제2 픽셀 구동 신호 생성부를 포함하는, 스트레처블 디스플레이 구동 장치
|
3 |
3
제2항에 있어서,상기 제2 픽셀 구동 신호 생성 모듈은:제1 픽셀 구동 신호 생성부에서 생성되어 제1 픽셀 구동 회로로 인가되는 제1 픽셀 구동 신호를 수신하도록 구성되는 제1 픽셀 구동 신호 수신부;전원 신호를 수신하도록 구성되는 전원 신호 수신부; 및스트레처블 디스플레이의 인장 여부에 따라 인장 여부 신호를 생성하도록 구성되는 인장 여부 신호 생성부를 더 포함하는, 스트레처블 디스플레이 구동 장치
|
4 |
4
제3항에 있어서,상기 인장 여부 신호 생성부는:상기 스트레처블 디스플레이가 인장 상태일 경우, 제1 인장 여부 신호를 생성하고;상기 스트레처블 디스플레이가 수축 상태일 경우, 제2 인장 여부 신호를 생성하도록 구성되는, 스트레처블 디스플레이 구동 장치
|
5 |
5
제4항에 있어서,상기 제2 픽셀 구동 신호 생성부는:상기 제1 인장 여부 신호를 수신한 경우, 상기 제1 픽셀 구동 신호를 기반으로 상기 제2 픽셀 구동 신호를 생성하고;상기 제2 인장 여부 신호를 수신한 경우, 상기 전원 신호를 기반으로 상기 제2 픽셀 구동 신호를 생성하도록 구성되는, 스트레처블 디스플레이 구동 장치
|
6 |
6
제5항에 있어서,상기 제2 픽셀 구동 신호 생성부는:제1 트랜지스터; 및제2 트랜지스터를 포함하도록 구성되는, 스트레처블 디스플레이 구동 장치
|
7 |
7
제6항에 있어서,상기 제1 트랜지스터는 PMOS를 포함하고,상기 제2 트랜지스터는 NMOS를 포함하는, 스트레처블 디스플레이 구동 장치
|
8 |
8
제7항에 있어서,상기 제1 트랜지스터의 소스 단은 상기 제1 픽셀 구동 신호 수신부와 연결되고,상기 제2 트랜지스터의 소스 단은 상기 전원 신호 수신부와 연결되고,상기 제1 트랜지스터와 상기 제2 트랜지스터의 게이트 단은 상기 인장 여부 신호 생성부와 연결되고,상기 제1 트랜지스터의 드레인 단과 상기 제2 트랜지스터의 드레인 단은 서로 연결되도록 구성되는, 스트레처블 디스플레이 구동 장치
|
9 |
9
제8항에 있어서,상기 제1 인장 여부 신호는 로우 레벨 전압이고,상기 제2 인장 여부 신호는 하이 레벨 전압이고,상기 전원 신호는 VGL이고,상기 제2 픽셀 구동 회로에 포함된 스위칭 트랜지스터는 NMOS를 포함하는, 스트레처블 디스플레이 구동 장치
|
10 |
10
제7항에 있어서,상기 제1 트랜지스터는 제1 PMOS를 포함하고,상기 제2 트랜지스터는 제2 PMOS를 포함하는, 스트레처블 디스플레이 구동 장치
|
11 |
11
제10항에 있어서,상기 제1 트랜지스터의 소스 단과 게이트 단은 상기 제1 픽셀 구동 신호 수신부와 연결되고,상기 제2 트랜지스터의 드레인 단은 상기 전원 신호 수신부와 연결되고,상기 제2 트랜지스터의 게이트 단은 상기 인장 여부 신호 생성부와 연결되고,상기 제1 트랜지스터의 드레인 단과 상기 제2 트랜지스터의 소스 단은 서로 연결되도록 구성되는, 스트레처블 디스플레이 구동 장치
|
12 |
12
제11항에 있어서,상기 제1 인장 여부 신호는 하이 레벨 전압이고,상기 제2 인장 여부 신호는 로우 레벨 전압이고,상기 전원 신호는 VGH이고,상기 제2 픽셀 구동 회로에 포함된 스위칭 트랜지스터는 PMOS를 포함하는, 스트레처블 디스플레이 구동 장치
|
13 |
13
제7항에 있어서,상기 제1 트랜지스터는 제1 NMOS를 포함하고,상기 제2 트랜지스터는 제2 NMOS를 포함하고,상기 제1 NMOS는 디플레이션 타입의 NMOS인, 스트레처블 디스플레이 구동 장치
|
14 |
14
제13항에 있어서,상기 제1 트랜지스터의 드레인 단은 상기 제1 픽셀 구동 신호 수신부와 연결되고,상기 제2 트랜지스터의 소스 단은 상기 전원 신호 수신부와 연결되고,상기 제2 트랜지스터의 게이트 단은 상기 인장 여부 신호 생성부와 연결되고,상기 제1 트랜지스터의 소스 단, 상기 제1 트랜지스터의 게이트 단 및 상기 제2 트랜지스터의 드레인 단은 서로 연결되도록 구성되는, 스트레처블 디스플레이 구동 장치
|
15 |
15
제14항에 있어서,상기 제1 인장 여부 신호는 로우 레벨 전압이고,상기 제2 인장 여부 신호는 하이 레벨 전압이고,상기 전원 신호는 VGL이고,상기 제2 픽셀 구동 회로에 포함된 스위칭 트랜지스터는 NMOS를 포함하는, 스트레처블 디스플레이 구동 장치
|