| 1 |
1
프로세서로부터 메모리 트랜잭션을 수신하고, 미리 정해진 페이즈(phase)에 따라 상기 메모리 트랜잭션을 패킷으로 변환하여 직렬 전송하는 프로세서측 처리기; 및상기 미리 정해진 페이즈에 따라 상기 직렬 전송된 상기 패킷을 수신하고, 상기 패킷을 상기 메모리 트랜잭션으로 변환하여 메모리를 액세스하는 메모리측 처리기를 포함하고,상기 미리 정해진 페이즈는, 채널 설정 페이즈(channel establishment phase), 흐름 제어 초기화 페이즈(flow control initialization phase) 및 메모리 트랜잭션 페이즈(memory transaction phase)를 포함하는,메모리 액세스를 위한 직렬 통신 시스템
|
| 2 |
2
제1항에 있어서,상기 채널 설정 페이즈는,상기 프로세서측 처리기와 상기 메모리측 처리기가 트레이닝 시퀀스(Training Sequence) 패킷 및 트레이닝 시퀀스 확인 응답(Training Sequence Acknowledgement) 패킷을 서로 송수신하여 전송 채널의 생존여부(aliveness)를 확인하는 단계를 포함하는, 메모리 액세스를 위한 직렬 통신 시스템
|
| 3 |
3
제1항에 있어서,상기 채널 설정 페이즈는,상기 메모리측 처리기가 전송 채널 번호를 지정한 트레이닝 시퀀스 패킷을 상기 프로세서측 처리기에 전송하는 단계;상기 프로세서측 처리기가 상기 전송 채널 번호를 저장하는 단계; 및상기 프로세서측 처리기가 트레이닝 시퀀스 확인 응답 패킷을 상기 메모리측 처리기에 전송하는 단계를 포함하는, 메모리 액세스를 위한 직렬 통신 시스템
|
| 4 |
4
제1항에 있어서,상기 채널 설정 페이즈는,상기 메모리측 처리기가 전송 레인 번호를 지정한 트레이닝 시퀀스 패킷을 상기 프로세서측 처리기에 전송하는 단계;상기 프로세서측 처리기가 상기 전송 레인 번호를 저장하는 단계; 및상기 프로세서측 처리기가 트레이닝 시퀀스 확인 응답 패킷을 상기 메모리측 처리기에 전송하는 단계를 포함하는, 메모리 액세스를 위한 직렬 통신 시스템
|
| 5 |
5
제1항에 있어서,상기 채널 설정 페이즈는,전송 채널 번호 및 전송 레인 번호에 대한 설정이 완료된 후, 상기 프로세서측 처리기와 상기 메모리측 처리기가 트레이닝 시퀀스 확인 응답 패킷을 서로 송수신하여 상기 전송 채널 및 상기 전송 레인의 설정을 완료하는 단계를 포함하는, 메모리 액세스를 위한 직렬 통신 시스템
|
| 6 |
6
제1항에 있어서,상기 흐름 제어 초기화 페이즈는,상기 프로세서측 처리기와 상기 메모리측 처리기가 흐름 제어 초기화(Flow Control Initialize) 패킷 및 흐름 제어 초기화 확인 응답(Flow Control Initialize Acknowledgement) 패킷을 서로 송수신하여 흐름 제어 초기화를 수행하는 단계를 포함하는, 메모리 액세스를 위한 직렬 통신 시스템
|
| 7 |
7
제6항에 있어서,상기 흐름 제어 초기화를 수행하는 단계는,상기 프로세서측 처리기가 페이로드 수신 버퍼의 상태를 나타내는 흐름 제어 초기화 패킷을 상기 메모리측 처리기에 전송하는 단계;상기 메모리측 처리기가 상기 페이로드 수신 버퍼의 상태를 기록하는 단계; 및상기 메모리측 처리기가 흐름 제어 초기화 확인 응답을 상기 프로세서측 처리기에 전송하는 단계를 포함하는, 메모리 액세스를 위한 직렬 통신 시스템
|
| 8 |
8
제6항에 있어서,상기 흐름 제어 초기화를 수행하는 단계는,상기 메모리측 처리기가 헤더 및 페이로드 수신 버퍼의 상태를 나타내는 흐름 제어 초기화 패킷을 상기 프로세서측 처리기에 전송하는 단계;상기 프로세서측 처리기가 상기 헤더 및 페이로드 수신 버퍼의 상태를 기록하는 단계; 및상기 프로세서측 처리기가 흐름 제어 초기화 확인 응답을 상기 메모리측 처리기에 전송하는 단계를 포함하는, 메모리 액세스를 위한 직렬 통신 시스템
|
| 9 |
9
제1항에 있어서,상기 메모리 트랜잭션 페이즈는,상기 프로세서측 처리기가 메모리 쓰기(Memory Write) 패킷을 상기 메모리측 처리기에 전송하는 단계;상기 메모리측 처리기가 메모리 쓰기 확인 응답(Memory Write Acknowledgement) 패킷을 상기 프로세서측 처리기에 전송하는 단계;상기 메모리측 처리기가 상기 메모리에 대해 메모리 쓰기 트랜잭션을 수행하는 단계; 및상기 메모리측 처리기의 수신 버퍼 상태를 업데이트하기 위한 흐름 제어 업데이트(Flow Control Update) 패킷을 상기 프로세서측 처리기에 전송하는 단계를 포함하는, 메모리 액세스를 위한 직렬 통신 시스템
|
| 10 |
10
제1항에 있어서,상기 메모리 트랜잭션 페이즈는,상기 프로세서측 처리기가 메모리 읽기(Memory Read) 패킷을 상기 메모리측 처리기에 전송하는 단계;상기 메모리측 처리기가 메모리 읽기 확인 응답(Memory Read Acknowledgement) 패킷을 상기 프로세서측 처리기에 전송하는 단계;상기 메모리측 처리기의 수신 버퍼 상태를 업데이트하기 위한 흐름 제어 업데이트 패킷을 상기 프로세서측 처리기에 전송하는 단계;상기 메모리측 처리기가 메모리 읽기 응답(Memory Read Response) 패킷을 상기 프로세서측 처리기에 전송하는 단계; 및상기 프로세서측 처리기의 수신 버퍼 상태를 업데이트하기 위한 흐름 제어 업데이트 패킷을 상기 메모리측 처리기에 전송하는 단계를 포함하는, 메모리 액세스를 위한 직렬 통신 시스템
|
| 11 |
11
프로세서로부터 메모리 트랜잭션을 수신하는 단계;미리 정해진 페이즈에 따라 상기 메모리 트랜잭션을 패킷으로 변환하는 단계; 및상기 패킷을 직렬 패킷 신호선을 통해 직렬 전송하는 단계를 포함하고,상기 미리 정해진 페이즈는, 채널 설정 페이즈, 흐름 제어 초기화 페이즈 및 메모리 트랜잭션 페이즈를 포함하는,메모리 액세스를 위한 직렬 통신 방법
|
| 12 |
12
제11항에 있어서,상기 채널 설정 페이즈는,상기 직렬 패킷 신호선을 통해 전송 채널 번호 및 전송 레인 번호 중 적어도 하나를 지정한 트레이닝 시퀀스 패킷을 수신하는 단계;상기 전송 채널 번호 및 전송 레인 번호 중 적어도 하나를 저장하는 단계; 및상기 직렬 패킷 신호선을 통해 트레이닝 시퀀스 확인 응답 패킷을 전송하는 단계를 포함하는, 메모리 액세스를 위한 직렬 통신 방법
|
| 13 |
13
제11항에 있어서,상기 흐름 제어 초기화 페이즈는,상기 직렬 패킷 신호선을 통해 헤더 및 페이로드 수신 버퍼의 상태를 나타내는 흐름 제어 초기화 패킷을 수신하는 단계;상기 헤더 및 페이로드 수신 버퍼의 상태를 기록하는 단계; 및상기 직렬 패킷 신호선을 통해 흐름 제어 초기화 확인 응답을 전송하는 단계를 포함하는, 메모리 액세스를 위한 직렬 통신 방법
|
| 14 |
14
제11항에 있어서,상기 메모리 트랜잭션 페이즈는,상기 직렬 패킷 신호선을 통해 메모리 쓰기 패킷을 전송하는 단계;상기 직렬 패킷 신호선을 통해 메모리 쓰기 확인 응답 패킷을 수신하는 단계; 및상기 직렬 패킷 신호선을 통해 흐름 제어 업데이트 패킷을 수신하는 단계를 포함하는, 메모리 액세스를 위한 직렬 통신 방법
|
| 15 |
15
제11항에 있어서,상기 메모리 트랜잭션 페이즈는,상기 직렬 패킷 신호선을 통해 메모리 읽기 패킷을 전송하는 단계;상기 직렬 패킷 신호선을 통해 메모리 읽기 확인 응답 패킷을 수신하는 단계;상기 직렬 패킷 신호선을 통해 제1 흐름 제어 업데이트 패킷을 수신하는 단계;상기 직렬 패킷 신호선을 통해 메모리 읽기 응답 패킷을 수신하는 단계; 및상기 직렬 패킷 신호선을 통해 제2 흐름 제어 업데이트 패킷을 전송하는 단계를 포함하는, 메모리 액세스를 위한 직렬 통신 방법
|
| 16 |
16
미리 정해진 페이즈에 따라 직렬 패킷 신호선을 통해 직렬 전송되는 패킷을 수신하는 단계;상기 패킷을 메모리 트랜잭션으로 변환하는 단계; 및상기 메모리 트랜잭션에 따라 메모리를 액세스하는 단계를 포함하고,상기 미리 정해진 페이즈는, 채널 설정 페이즈, 흐름 제어 초기화 페이즈 및 메모리 트랜잭션 페이즈를 포함하는,메모리 액세스를 위한 직렬 통신 방법
|
| 17 |
17
제16항에 있어서,상기 채널 설정 페이즈는,상기 직렬 패킷 신호선을 통해 전송 채널 번호 및 전송 레인 번호 중 적어도 하나를 지정한 트레이닝 시퀀스 패킷을 전송하는 단계; 및직렬 패킷 신호선을 통해 트레이닝 시퀀스 확인 응답 패킷을 수신하는 단계를 포함하는, 메모리 액세스를 위한 직렬 통신 방법
|
| 18 |
18
제16항에 있어서,상기 흐름 제어 초기화 페이즈는,상기 직렬 패킷 신호선을 통해 페이로드 수신 버퍼의 상태를 나타내는 흐름 제어 초기화 패킷을 수신하는 단계;상기 페이로드 수신 버퍼의 상태를 기록하는 단계; 및상기 직렬 패킷 신호선을 통해 흐름 제어 초기화 확인 응답을 전송하는 단계를 포함하는, 메모리 액세스를 위한 직렬 통신 방법
|
| 19 |
19
제16항에 있어서,상기 메모리 트랜잭션 페이즈는,상기 직렬 패킷 신호선을 통해 메모리 쓰기 패킷을 수신하는 단계;상기 직렬 패킷 신호선을 통해 메모리 쓰기 확인 응답 패킷을 전송하는 단계; 상기 메모리에 대해 메모리 쓰기 트랜잭션을 수행하는 단계; 및상기 직렬 패킷 신호선을 통해 흐름 제어 업데이트 패킷을 전송하는 단계를 포함하는, 메모리 액세스를 위한 직렬 통신 방법
|
| 20 |
20
제16항에 있어서,상기 메모리 트랜잭션 페이즈는,상기 직렬 패킷 신호선을 통해 메모리 읽기 패킷을 수신하는 단계;상기 직렬 패킷 신호선을 통해 메모리 읽기 확인 응답 패킷을 전송하는 단계;상기 직렬 패킷 신호선을 통해 제1 흐름 제어 업데이트 패킷을 전송하는 단계;상기 직렬 패킷 신호선을 통해 메모리 읽기 응답 패킷을 전송하는 단계; 및상기 직렬 패킷 신호선을 통해 제2 흐름 제어 업데이트 패킷을 수신하는 단계를 포함하는, 메모리 액세스를 위한 직렬 통신 방법
|
