| 1 |
1
제 1 제어 신호에 따라 제 1 전원과 제 1 노드 사이를 연결하는 제 1 스위치;상기 제 1 노드와 제 2 노드 사이에 연결되어 감지 및 증폭 동작을 수행하는 센스 앰프;제 2 제어 신호에 따라 상기 제 2 노드와 제 2 전원 사이를 연결하는 제 2 스위치; 및상기 제 1 제어 신호와 상기 제 2 제어 신호를 제공하는 센스 앰프 제어 회로를 포함하되,상기 센스 앰프 제어 회로는 감지 동작 초기의 제 1 감지 구간 동안 상기 제 2 노드의 전압이 상기 제 2 전원의 전압보다 높은 이동 전압을 가지도록 상기 제 2 제어 신호를 제어하고, 상기 제 1 감지 구간 이후의 제 2 감지 구간에서 상기 제 2 노드를 통해 흐르는 바이어스 전류가 증가하도록 상기 제 2 제어 신호를 제어하는 반도체 장치
|
| 2 |
2
청구항 1에 있어서, 상기 제 2 스위치는 상기 제 2 노드와 상기 제 2 전원 사이에 소스와 드레인이 연결되고 게이트에 상기 제 2 제어 신호가 인가되는 모스 트랜지스터이고,상기 센스 앰프 제어 회로는 상기 제 1 감지 구간에서 상기 제 2 제어 신호는 상기 모스 트랜지스터의 소스와 드레인 사이의 전압이 상기 이동 전압에 대응하도록 상기 제 2 제어 신호를 제어하는 반도체 장치
|
| 3 |
3
청구항 2에 있어서, 상기 모스 트랜지스터는 엔모스 트랜지스터이고, 상기 센스 앰프 제어 회로는 상기 제 1 감지 구간보다 상기 제 2 감지 구간에서 더 높은 전압의 상기 제 2 제어 신호를 제어하는 반도체 장치
|
| 4 |
4
청구항 1에 있어서, 상기 센스 앰프는 상기 감지 동작 이전에 옵셋 제거 동작을 더 수행하고,상기 센스 앰프 제어 회로는 상기 옵셋 제거 동작 시 상기 제 2 노드의 전압이 상기 이동 전압을 가지도록 상기 제 2 제어 신호를 제어하는 반도체 장치
|
| 5 |
5
청구항 1에 있어서, 제 3 제어 신호에 따라 상기 제 2 노드와 제 2 전원 사이를 연결하는 제 3 스위치를 더 포함하고, 상기 센스 앰프 제어 회로는 상기 제 1 감지 구간 동안 상기 제 2 노드의 전압이 상기 이동 전압을 가지도록 상기 제 2 제어 신호 및 상기 제 3 제어 신호를 제어하고, 상기 제 2 감지 구간에서 상기 제 2 노드를 통해 흐르는 바이어스 전류가 증가하도록 상기 제 2 제어 신호 및 상기 제 3 제어 신호를 제어하는 반도체 장치
|
| 6 |
6
청구항 5에 있어서, 상기 제 2 스위치는 상기 제 2 노드와 상기 제 2 전원 사이에 소스와 드레인이 연결되고 게이트에 상기 제 2 제어 신호가 인가되는 모스 트랜지스터를 포함하고,상기 제 3 스위치는 상기 제 2 노드와 상기 제 2 전원 사이에 소스와 드레인이 연결되고 게이트에 상기 제 3 제어 신호가 인가되는 모스 트랜지스터를 포함하며,상기 센스 앰프 제어 회로는 상기 제 1 감지 구간에서 상기 제 2 제어 신호는 상기 모스 트랜지스터의 소스와 드레인 사이의 전압이 상기 이동 전압에 대응하도록 상기 제 2 제어 신호를 제어하고,상기 제 2 감지 구간에서 상기 바이어스 전류가 증가하도록 상기 제 3 제어 신호를 제어하는 반도체 장치
|
| 7 |
7
청구항 6에 있어서, 상기 제 2 스위치 및 상기 제 3 스위치에 포함된 모스 트랜지스터는 각각 엔모스 트랜지스터이고, 상기 센스 앰프 제어 회로는 상기 제 1 감지 구간 및 상기 제 2 감지 구간에서 상기 제 2 제어 신호를 동일하게 유지하고, 상기 제 1 감지 구간보다 상기 제 2 감지 구간에서 더 높은 전압의 상기 제 3 제어 신호를 제공하는 반도체 장치
|
| 8 |
8
청구항 7에 있어서, 상기 제 3 스위치에 포함된 엔모스 트랜지스터의 채널 폭은 상기 제 2 스위치에 포함된 엔모스 트랜지스터의 채널 폭보다 큰 반도체 장치
|
| 9 |
9
청구항 5에 있어서, 상기 센스 앰프는 상기 감지 동작 이전에 옵셋 제거 동작을 더 수행하고,상기 센스 앰프 제어 회로는 상기 옵셋 제거 동작 시 상기 제 2 노드의 전압이 상기 제 2 전원의 전압보다 높은 이동 전압을 가지도록 상기 제 2 제어 신호 및 상기 제 3 제어 신호를 제어하는 반도체 장치
|
| 10 |
10
청구항 9에 있어서, 워드라인 신호에 따라 제 1 비트라인과 연결되는 셀 커패시터를 더 포함하되, 상기 제 1 비트라인은 상기 옵셋 소거 동작 종료 후 및 상기 감지 동작 전에 상기 셀 커패시터와 연결되는 반도체 장치
|
| 11 |
11
청구항 10에 있어서, 상기 센스 앰프는상기 제 1 노드와 상기 제 2 노드 사이에 연결된 제 1 인버터;상기 제 1 노드와 상기 제 2 노드 사이에 연결된 제 2 인버터;상기 옵셋 소거 제어 신호에 따라 상기 제 1 인버터의 입력단과 출력단을 연결하는 엔모스 트랜지스터; 및상기 옵셋 소거 제어 신호에 따라 상기 제 2 인버터의 입력단과 출력단을 연결하는 엔모스 트랜지스터;입력 제어 신호에 따라 상기 제 1 비트라인과 상기 제 1 인버터의 입력단을 연결하는 엔모스 트랜지스터; 및상기 입력 제어 신호에 따라 제 2 비트라인과 상기 제 2 인버터의 입력단을 연결하는 엔모스 트랜지스터를 포함하는 반도체 장치
|
| 12 |
12
청구항 1에 있어서, 상기 제 2 감지 구간에서 상기 센스 앰프의 준안정 지점은 제 1 전원 전압과 상기 제 2 전원 전압의 1/2 지점에 위치하는 반도체 장치
|
