요약 | 본 발명의 실시 예에 따른 멤리스터 소자는, 하부 전극, 상기 하부 전극의 상부에 형성되는 에피택셜 성장한 실리콘-게르마늄 층, 상기 실리콘-게르마늄 층의 상부에 형성되는 유전체 층, 상기 실리콘 질화막 층에 형성되는 비아홀, 그리고 상기 비아홀의 상부에 형성되는 상부 전극 층을 포함하되, 상기 실리콘-게르마늄 층은 상기 상부 전극 층의 금속 이온의 통로로 제공되는 저차원 결함을 유도하기 위한 게르마늄 이온 주입 공정을 통해서 형성된다. 상술한 구조의 멤리스터 소자에 따르면, 에피택셜 성장한 실리콘-게르마늄 층은 저차원 결함이 유도되고, 이 결함을 따라 상부 전극 이온이 이동한다. 그 결과 고전압에서 수행되는 필라멘트 형성 과정이 생략될 수 있으며, 작동 전압과 작동 전압 변동이 감소한다. 또한, 시냅스 가중치 업데이트의 선형성이 크게 개선되는 멤리스터 장치를 구현할 수 있다. |
---|---|
Int. CL | H01L 45/00 (2006.01.01) |
CPC | H01L 45/085(2013.01) H01L 45/165(2013.01) H01L 45/1253(2013.01) H01L 45/14(2013.01) |
출원번호/일자 | 1020210069775 (2021.05.31) |
출원인 | 한국과학기술연구원 |
등록번호/일자 | |
공개번호/일자 | 10-2022-0161717 (2022.12.07) 문서열기 |
공고번호/일자 | |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 공개 |
심사진행상태 | 수리 |
심판사항 | |
구분 | 국내출원/신규 |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2021.05.31) |
심사청구항수 | 5 |