맞춤기술찾기

이전대상기술

BIRA CAM 구조를 재활용한 DRAM 기반 포스트 실리콘 디버깅 방법 및 장치

  • 기술번호 : KST2022024654
  • 담당센터 : 서울서부기술혁신센터
  • 전화번호 : 02-6124-6930
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 실시예들은 포스트 실리콘 디버깅 과정에서 온-칩 오류 감지를 위해 BISR(Built-In Self-Repair) 모듈의 일부 구성을 최적 데이터의 저장소 및 오류 검출의 비교기로 활용하고, 상하위 MISR(Multiple-Input Signature Register)을 적용하여 오류 의심 주기를 정확하게 검출하고, 오류 의심 디버그 데이터를 선별적으로 캡처한 후 디버그 메모리에 저장하는 방식을 통해 버퍼 크기, DRAM 사용량, 디버그 시간을 최소화할 수 있는 디버깅 장치 및 방법을 제공한다.
Int. CL G11C 29/44 (2006.01.01) G11C 15/04 (2006.01.01) G11C 29/40 (2006.01.01) G11C 7/10 (2021.01.01) G06F 11/07 (2006.01.01)
CPC G11C 29/44(2013.01) G11C 15/04(2013.01) G11C 29/40(2013.01) G11C 7/1039(2013.01) G06F 11/0793(2013.01)
출원번호/일자 1020210091570 (2021.07.13)
출원인 연세대학교 산학협력단
등록번호/일자 10-2483739-0000 (2022.12.28)
공개번호/일자
공고번호/일자 (20221230) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 국내출원/신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2021.07.13)
심사청구항수 15

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 연세대학교 산학협력단 대한민국 서울특별시 서대문구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 강성호 서울특별시 마포구
2 이하영 서울특별시 서대문구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인우인 대한민국 서울특별시 강남구 역삼로 ***, *층(역삼동, 중평빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 연세대학교 산학협력단 서울특별시 서대문구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2021.07.13 수리 (Accepted) 1-1-2021-0806713-35
2 특허고객번호 정보변경(경정)신고서·정정신고서
2022.10.07 수리 (Accepted) 4-1-2022-5235822-97
3 의견제출통지서
Notification of reason for refusal
2022.10.19 발송처리완료 (Completion of Transmission) 9-5-2022-0801683-73
4 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2022.11.23 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2022-1250750-42
5 [거절이유 등 통지에 따른 의견]의견서·답변서·소명서
2022.11.23 수리 (Accepted) 1-1-2022-1250749-06
6 특허고객번호 정보변경(경정)신고서·정정신고서
2022.12.09 수리 (Accepted) 4-1-2022-5292360-75
7 등록결정서
Decision to grant
2022.12.20 발송처리완료 (Completion of Transmission) 9-5-2022-0998919-16
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
디버그 데이터를 수신하여 압축하는 데이터 압축기;상기 디버그 데이터를 수신하여 저장하는 버퍼;상기 버퍼로부터 상기 디버그 데이터를 수신하여 저장하고, 상기 디버그 데이터가 에러에 의하여 발생된 것인지 여부를 판단하기 위하여, 시뮬레이션을 통해 미리 산출된 데이터인 골든 시그니처(Golden Signature)를 저장하는 디버그 메모리; 및상기 압축된 디버그 데이터와 상기 골든 시그니처를 비교하는 고장 정보 저장 메모리를 포함하는, 디버깅 장치
2 2
제1항에 있어서,메모리 수리 과정 및 포스트 실리콘 디버깅 과정을 구분하고, 상기 포스트 실리콘 디버깅 과정에서 상기 고장 정보 저장 메모리의 내부 구조를 변경하는 메모리 구조 변환기를 포함하는 것을 특징으로 하는 디버깅 장치
3 3
제2항에 있어서,상기 고장 정보 저장 메모리는 상기 메모리 수리 과정에서 사용되는 BIRA(Built-In Redundancy Analysis) 모듈의 CAM(Content Addressable Memory)을 적용하는 것을 특징으로 하는 디버깅 장치
4 4
제1항에 있어서,상기 고장 정보 저장 메모리는 상기 디버그 메모리로부터 상기 골든 시그니처를 수신하여 저장하고, 상기 데이터 압축기로부터 상기 압축된 디버그 데이터를 수신하여 상기 골든 시그니처와 비교하는 것을 특징으로 하는 디버깅 장치
5 5
제1항에 있어서,상기 고장 정보 저장 메모리는 상기 디버그 메모리의 상기 골든 시그니처를 디버그 간격에 따라 파이프라인을 수행하는 것을 특징으로 하는 디버깅 장치
6 6
제1항에 있어서,상기 데이터 압축기는 MISR(Multiple Input Signature Register)로 구현되어, 디버그 세션의 디버그 간격에 따른 디버그 데이터를 압축하여 상위 데이터(Parent Signature, PS)를 생성하고, 상기 디버그 세션에 따른 디버그 데이터를 압축하여 하위 데이터(Child Signature, CS)를 생성하는 것을 특징으로 하는 디버깅 장치
7 7
제1항에 있어서,상기 골든 시그니처는 이종의 데이터를 가지며,디버그 세션의 디버그 간격의 오류에 관한 상위 골든 시그니처(Golden Parent Signature, GPS) 및 오류 주기에 관한 하위 골든 시그니처(Golden Child Signature, GCS)를 포함하는 것을 특징으로 하는 디버깅 장치
8 8
제7항에 있어서,상기 고장 정보 저장 메모리는 상기 디버그 세션의 디버그 간격의 오류를 감지하여 상위 태그(Parent Tag, PT)를 출력하고, 상기 오류 주기를 감지하여 하위 태그(Child Tag, CT)를 출력하는 것을 특징으로 하는 디버깅 장치
9 9
제1항에 있어서,상기 버퍼는,상기 디버그 데이터를 캡처하는 트레이스 버퍼;상기 디버그 데이터 중에서 오류가 있는 디버그 데이터를 선택하는 선택 캡처 모듈; 및상기 오류가 있는 디버그 데이터를 캡처하는 쉐도우 버퍼를 포함하는 것을 특징으로 하는 디버깅 장치
10 10
제9항에 있어서,상기 선택 캡처 모듈은 상기 고장 정보 저장 메모리가 출력한 이종의 태그를 수신하여 캡처 활성 신호를 출력하고 상기 캡처 활성 신호를 쉐도우 버퍼로 전송하는 것을 특징으로 하는 디버깅 장치
11 11
제9항에 있어서,상기 트레이스 버퍼는 상기 디버그 데이터에 오류가 없으면 다음 디버그 데이터를 저장하고,상기 쉐도우 버퍼는 상기 디버그 데이터에 오류가 없으면 바이패스하는 것을 특징으로 하는 디버깅 장치
12 12
제9항에 있어서,상기 디버그 메모리는 상기 쉐도우 버퍼에 캡처된 상기 오류가 있는 디버그 데이터를 저장하는 것을 특징으로 하는 디버깅 장치
13 13
디버깅 장치에 의하여 수행되는 디버깅 방법에 있어서,메모리 수리 과정에서 고장 정보 저장 메모리를 사용하는 단계;디버그 메모리를 사용하는 포스트 실리콘 디버깅 과정에서 상기 고장 정보 저장 메모리의 내부 구조를 변경하는 단계; 및상기 포스트 실리콘 디버깅 과정에서 상기 내부 구조가 변경된 고장 정보 저장 메모리를 다시 사용하는 단계를 포함하며,상기 고장 정보 저장 메모리는 CAM(Content Addressable Memory)을 포함하고, 상기 고장 정보 저장 메모리의 내부 구조를 변경하는 것은, 메모리 복구 프로세스 동안 고장 저장을 위해 여러 부분으로 구성된 상기 CAM의 내부 구조를 변경하는 것을 특징으로 하는, 디버깅 방법
14 14
제13항에 있어서,상기 고장 정보 저장 메모리를 다시 사용하는 단계는,상기 디버그 메모리의 데이터를 상기 내부 구조가 변경된 고장 정보 저장 메모리에 저장하고 상기 내부 구조가 변경된 고장 정보 저장 메모리를 통해 데이터 압축기의 데이터와 비교하는 것을 특징으로 하는 디버깅 방법
15 15
제13항에 있어서,상기 고장 정보 저장 메모리를 다시 사용하는 단계는,상기 디버그 메모리의 데이터를 디버그 간격에 따라 상기 고장 정보 저장 메모리로 파이프라인하여 상기 고장 정보 저장 메모리를 파이프라인 버퍼로 사용하는 것을 특징으로 하는 디버깅 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 과학기술정보통신부 연세대학교 산학협력단 중견연구자지원사업 인-메모리 컴퓨팅의 로버스트니스 향상을 위한 반도체 설계 기술