| 1 |
1
일단이 제1 노드와 연결되고, 타단이 출력단과 연결된 제1 인덕터;일단이 제2 노드와 연결되고, 타단이 상기 출력단과 연결된 제2 인덕터;일단이 상기 제1 노드와 연결되고, 타단이 상기 제2 노드와 연결된 플라잉 캐패시터;상기 제1 노드와 연결되어 상기 제1 노드에 입력 전압을 제공하는 제1 스위치;상기 제1 노드와 연결되어 상기 제1 노드에 접지 전압을 제공하는 제2 스위치;상기 제1 노드와 상기 플라잉 캐패시터의 상기 일단을 연결하는 제3 스위치;상기 플라잉 캐패시터의 상기 일단을 접지단과 연결하는 제4 스위치;상기 제2 노드와 연결되어 상기 제2 노드에 입력 전압을 제공하는 제5 스위치;상기 제2 노드와 연결되어 상기 제2 노드에 접지 전압을 제공하는 제6 스위치;상기 플라잉 캐패시터의 상기 타단을 접지단과 연결하는 제7 스위치; 및상기 제2 노드와 상기 플라잉 캐패시터의 상기 타단을 연결하는 제8 스위치를 포함하고,상기 플라잉 캐패시터는 미리 결정된 제1 시점 내지 제4 시점 각각에서, 상기 제1 인덕터와 상기 제2 인덕터 각각에 흐르는 전류의 차이에 따른 전압을 저장하는 스위칭 레귤레이터
|
| 2 |
2
제1항에 있어서,상기 제1 시점 이전의 구간에서,상기 제1 스위치가 닫혀 상기 제1 노드에 상기 입력 전압을 제공하고, 상기 제6 스위치가 닫혀 상기 제2 노드에 상기 접지 전압을 제공하고,상기 제1 시점에서,상기 제3 스위치가 닫혀 상기 제1 노드를 상기 플라잉 캐패시터의 상기 일단과 연결시키고, 상기 제7 스위치가 닫혀 상기 플라잉 캐패시터의 상기 타단을 상기 접지단에 연결시키고,상기 제2 시점 이전의 구간에서,상기 제2 스위치가 닫혀 상기 제1 노드에 상기 접지 전압을 제공하고, 상기 제5 스위치가 닫혀 상기 제2 노드에 상기 입력 전압을 제공하고,상기 제2 시점에서,상기 제4 스위치가 닫혀 상기 플라잉 캐패시터의 상기 일단을 상기 접지단에 연결시키고, 상기 제8 스위치가 닫혀 상기 제2 노드를 상기 플라잉 캐패시터의 상기 타단과 연결시키는 스위칭 레귤레이터
|
| 3 |
3
제2항에 있어서,상기 제4 시점 이전의 구간에서,상기 제1 스위치가 닫혀 상기 제1 노드에 상기 입력 전압을 제공하고, 상기 제6 스위치가 닫혀 상기 제2 노드에 상기 접지 전압을 제공하고,상기 제4 시점에서,상기 제4 스위치가 닫혀 상기 플라잉 캐패시터의 상기 일단을 상기 접지단에 연결시키고, 상기 제8 스위치가 닫혀 상기 제2 노드를 상기 플라잉 캐패시터의 상기 타단과 연결시키고,상기 제3 시점 이전의 구간에서,상기 제2 스위치가 닫혀 상기 제1 노드에 상기 접지 전압을 제공하고, 상기 제5 스위치가 닫혀 상기 제2 노드에 상기 입력 전압을 제공하고,상기 제3 시점에서,상기 제3 스위치가 닫혀 상기 제1 노드를 상기 플라잉 캐패시터의 상기 일단과 연결시키고, 상기 제7 스위치가 닫혀 상기 플라잉 캐패시터의 상기 타단을 상기 접지단에 연결시키는 스위칭 레귤레이터
|
| 4 |
4
제1항에 있어서,상기 출력단과 연결되어 출력 전압을 제공받고, 기준 전압을 제공받아 제1 전압을 생성하는 보상부와,상기 제1 전압을 기초로 제1 클럭을 생성하는 제1 클럭 생성부와,상기 제1 전압과, 상기 플라잉 캐패시터에 저장된 전압을 기초로 제2 클럭을 생성하는 제2 클럭 생성부를 더 포함하는 스위칭 레귤레이터
|
| 5 |
5
제4항에 있어서,상기 제2 클럭 생성부는 상기 제1 전압을 제공받고, 상기 플라잉 캐패시터에 저장된 전압을 기초로 상기 제1 전압을 보정한 제2 전압을 생성하는 보정부와, 상기 보정부로부터 상기 제2 전압을 제공받고, 외부로부터 쏘 신호를 제공받아, 제2 클럭을 생성하는 펄스 폭 변조부를 포함하는 스위칭 레귤레이터
|
| 6 |
6
프로세서; 및상기 프로세서에서 요구되는 전력을 제공하는 스위칭 레귤레이터를 포함하고,상기 스위칭 레귤레이터는,일단이 제1 노드와 연결되고, 타단이 출력단과 연결된 제1 인덕터와,일단이 제2 노드와 연결되고, 타단이 상기 출력단과 연결된 제2 인덕터와,일단이 상기 제1 노드 또는 접지단 중 어느 하나와 연결되고, 타단이 상기 제2 노드 또는 상기 접지단 중 어느 하나와 연결된 플라잉 캐패시터를 포함하고,상기 제1 노드와 상기 제2 노드는 입력 전압 또는 접지 전압 중 어느 하나를 제공받고,상기 플라잉 캐패시터는 미리 결정된 제1 시점, 제2 시점, 제3 시점 및 제4 시점 각각에서, 상기 제1 인덕터와 상기 제2 인덕터 각각에 흐르는 전류의 차이에 따른 전압을 저장하는 시스템 온 칩
|
| 7 |
7
제6항에 있어서,상기 제1 시점은 상기 제1 인덕터에 흐르는 전류의 값이 최대인 시점에 대응되고,상기 제2 시점은 상기 제2 인덕터에 흐르는 전류의 값이 최대인 시점에 대응되는 시스템 온 칩
|
| 8 |
8
제7항에 있어서,상기 제3 시점은 상기 제1 인덕터에 흐르는 전류의 값이 최소인 시점에 대응되고,상기 제4 시점은 상기 제2 인덕터에 흐르는 전류의 값이 최소인 시점에 대응되는 시스템 온 칩
|
| 9 |
9
제1 시점에서 제1 인덕터에 흐르는 전류와, 상기 제1 시점과 다른 제2 시점에서 상기 제1 인덕터와 다른 제2 인덕터에 흐르는 전류의 차이의 크기를 센싱하고,상기 제1 시점에서의 상기 제1 인덕터에 흐르는 전류와, 상기 제2 시점에서의 상기 제2 인덕터에 흐르는 전류의 차이의 크기를 플라잉 캐패시터에 제1 전압으로 저장하고,제3 시점에서 상기 제1 인덕터에 흐르는 전류와, 상기 제3 시점과 다른 제4 시점에서 상기 제2 인덕터에 흐르는 전류의 차이의 크기를 센싱하고,상기 제3 시점에서의 상기 제1 인덕터에 흐르는 전류와, 상기 제4 시점에서의 상기 제2 인덕터에 흐르는 전류의 차이의 크기를 플라잉 캐패시터에 상기 제1 전압과 다른 제2 전압으로 저장하고,상기 제1 전압과 상기 제2 전압을 이용하여, 출력 전압을 보정하고,상기 보정된 출력 전압을 기초로 클럭을 생성하여 프로세서로 제공하는 것을 포함하는 스위칭 레귤레이터의 동작 방법
|
| 10 |
10
제9항에 있어서,상기 제1 시점과 상기 제4 시점은 동일하고,상기 제2 시점과 상기 제3 시점은 동일한 스위칭 레귤레이터의 동작 방법
|
