| 1 |
1
2비트의 원본 데이터의 상위 비트에 대응하는 제1 제어 신호 및 상기 원본 데이터의 하위 비트에 대응하는 제2 제어 신호를 출력하는 등화기; 및제1 전원 전압을 공급하는 제1 전원 노드와 출력 노드 사이에 연결되는 복수의 풀-업 소자들, 및 상기 제1 전원 전압보다 작은 제2 전원 노드와 상기 출력 노드 사이에 연결되는 복수의 풀-다운 소자들을 포함하며, 상기 등화기와 직렬로 연결되는 드라이버; 를 포함하며,상기 복수의 풀-업 소자들과 상기 복수의 풀-다운 소자들 각각은 상기 제1 제어 신호 또는 상기 제2 제어 신호에 의해 턴-온 및 턴-오프되고,상기 복수의 풀-업 소자들은, 상기 제1 전원 노드와 상기 출력 노드 사이에서 서로 병렬로 연결되는 제1 풀-업 소자와 제2 풀-업 소자, 및 상기 제1 전원 노드와 상기 출력 노드 사이에서 서로 직렬로 연결되는 제3 풀-업 소자와 제4 풀-업 소자들을 포함하며, 상기 복수의 풀-다운 소자들은 제2 전원 노드와 상기 출력 노드 사이에서 서로 병렬로 연결되는 제1 풀-다운 소자와 제2 풀-다운 소자를 포함하는, 반도체 장치
|
| 2 |
2
제1항에 있어서,상기 복수의 풀-업 소자들과 상기 복수의 풀-다운 소자들 각각은 NMOS 트랜지스터인, 반도체 장치
|
| 3 |
3
제1항에 있어서,상기 등화기는, 상기 상위 비트에서 적어도 하나의 이전 사이클의 값을 현재 주기의 값과 비교하여 제1 OR 신호 및 제1 AND 신호를 출력하고, 상기 하위 비트에서 적어도 하나의 직전 주기의 값을 현재 주기의 값과 비교하여 제2 OR 신호 및 제2 AND 신호를 출력하는 펄스 생성기, 및 상기 제1 OR 신호, 상기 제1 AND 신호, 상기 제2 OR 신호, 및 상기 제2 AND 신호에 기초하여 상기 제1 제어 신호와 상기 제2 제어 신호를 출력하는 펄스 폭 변조기를 포함하는, 반도체 장치
|
| 4 |
4
제3항에 있어서,상기 펄스 생성기는, 상기 제1 OR 신호를 출력하는 제1 OR 게이트와 상기 제1 AND 신호를 출력하는 제1 AND 게이트를 포함하는 제1 펄스 생성기, 및 상기 제2 OR 신호를 출력하는 제2 OR 게이트와 상기 제2 AND 신호를 출력하는 제2 AND 게이트를 포함하는 제2 펄스 생성기를 포함하는, 반도체 장치
|
| 5 |
5
제3항에 있어서,상기 펄스 폭 변조기는, 상기 상위 비트를 입력받는 입력단과 상기 제1 제어 신호를 출력하는 출력단을 갖는 버퍼 회로, 제3 전원 전압을 공급하는 제3 전원 노드와 상기 출력단 사이에 연결되는 제1 풀-업 변조 소자와 제2 풀-업 변조 소자, 및 제3 전원 전압보다 작은 제4 전원 전압을 공급하는 제4 전원 노드와 상기 출력단 사이에 연결되는 제1 풀-다운 변조 소자와 제2 풀-다운 변조 소자를 포함하는, 반도체 장치
|
| 6 |
6
제5항에 있어서,상기 제1 풀-업 변조 소자와 상기 제2 풀-업 변조 소자 각각은 PMOS 트랜지스터이며, 상기 제1 풀-다운 변조 소자와 상기 제2 풀-다운 변조 소자 각각은 NMOS 트랜지스터인, 반도체 장치
|
| 7 |
7
제5항에 있어서,상기 제1 풀-업 변조 소자는 상기 제1 OR 신호에 의해 턴-온 및 턴-오프되고, 상기 제2 풀-업 변조 소자는 상기 제2 OR 신호에 의해 턴-온 및 턴-오프되며, 상기 제1 풀-다운 변조 소자는 상기 제1 AND 신호에 의해 턴-온 및 턴-오프되고, 상기 제2 풀-다운 변조 소자는 상기 제2 AND 신호에 의해 턴-온 및 턴-오프되는, 반도체 장치
|
| 8 |
8
제1 전원 전압을 공급하는 제1 전원 노드와 출력 노드 사이에 서로 병렬로 연결되는 제1 풀-업 소자와 제2 풀-업 소자;상기 제1 전원 전압보다 작은 제2 전원 전압을 공급하는 제2 전원 노드와 상기 출력 노드 사이에 서로 병렬로 연결되는 제1 풀-다운 소자와 제2 풀-다운 소자; 및상기 제1 전원 노드와 상기 출력 노드 사이에 연결되는 풀-업 보상 회로; 를 포함하며,상기 풀-업 보상 회로는 상기 제1 전원 노드와 상기 출력 노드 사이에 서로 직렬로 연결되는 제3 풀-업 소자 및 제4 풀-업 소자를 포함하는, 반도체 장치
|
| 9 |
9
제8항에 있어서,상기 풀-업 보상 회로는 상기 제1 전원 노드와 상기 출력 노드 사이에 서로 직렬로 연결되는 제5 풀-업 소자 및 제6 풀-업 소자를 더 포함하고,상기 제5 풀-업 소자는 상기 제1 풀-업 소자 및 상기 제3 풀-업 소자와 동시에 턴-온 및 턴-오프되며, 상기 제6 풀-업 소자는 상기 제2 풀-업 소자 및 상기 제4 풀-업 소자와 동시에 턴-온 및 턴-오프되는, 반도체 장치
|
| 10 |
10
데이터 패턴을 수신하여 직렬화된 N 비트의 데이터를 출력하는 직렬화기;상기 N 비트의 데이터에 포함되는 비트들 각각을 참조하여, 상기 비트들 중 적어도 하나의 펄스 폭을 조절한 N 개의 제어 신호들을 출력하는 등화기; 및상기 N 개의 제어 신호들에 의해 턴-온 및 턴-오프되는 복수의 풀-업 소자들 및 복수의 풀-다운 소자들을 포함하며, 상기 복수의 풀-업 소자들 및 상기 복수의 풀-다운 소자들 각각은 NMOS 트랜지스터인 드라이버; 를 포함하며,상기 복수의 풀-업 소자들의 개수는 상기 복수의 풀-다운 소자들의 개수보다 많고, 상기 복수의 풀-업 소자들 중 적어도 일부는 서로 직렬로 연결되는, 반도체 장치
|
