| 1 |
1
프로세서;상기 프로세서에 시스템 버스 경유 없이 연결되며, 논리적으로 분리된 제1 영역 및 제2 영역을 포함하는 메모리;상기 프로세서에서 출력되는 어드레스를 상기 제1 영역에 액세스하기 위한 제1 어드레스로 변환하는 제1 어드레스 변환기; 및상기 프로세서에서 출력되는 어드레스를 상기 제2 영역에 액세스하기 위한 제2 어드레스로 변환하는 제2 어드레스 변환기;를 포함하며,상기 프로세서에서는 제1 오프셋 어드레스가 출력되고,상기 제1 어드레스 변환기는,상기 제1 오프셋 어드레스에 제1 베이스 어드레스를 합산하여, 상기 제1 어드레스를 생성하는 것을 특징으로 하는 전자칩
|
| 2 |
2
제 1항에 있어서,상기 메모리는,상기 제1 어드레스로 상기 제1 영역에 액세스하기 위한 제1 포트; 및상기 제2 어드레스로 상기 제2 영역에 액세스하기 위한 제2 포트;를 구비하는 것을 특징으로 하는 전자칩
|
| 3 |
3
제 1항에 있어서,상기 제1 영역의 크기 및 상기 제2 영역의 크기는 가변되는 것을 특징으로 하는 전자칩
|
| 4 |
4
제 3항에 있어서,상기 제1 영역의 크기와 상기 제2 영역의 크기는,상기 프로세서에 의해 실행되는 어플리케이션에 따라 결정되는 것을 특징으로 하는 전자칩
|
| 5 |
5
삭제
|
| 6 |
6
제 1항에 있어서,상기 프로세서에서는 제2 오프셋 어드레스가 출력되고,상기 제2 어드레스 변환기는,상기 제2 오프셋 어드레스에 제2 베이스 어드레스를 합산하여, 상기 제2 어드레스를 생성하는 것을 특징으로 하는 전자칩
|
| 7 |
7
제 1항에 있어서,상기 제1 영역은,명령어가 저장되는 영역이고,상기 제2영역은,데이터가 저장되는 영역인 것을 특징으로 하는 전자칩
|
| 8 |
8
제 1항에 있어서,상기 제1 영역은,상기 메모리를 위한 영역이고,상기 제2 영역은,시스템 버스를 경유하여 상기 프로세서에 연결된 메모리를 위한 영역인 것을 특징으로 하는 전자칩
|
