| 1 |
1
다중레이트 모뎀(multi-rate modem)을 지원하기 위한 코덱 장치에 있어서,MAC(Media Access Control) 처리부와의 인터페이스 과정을 통하여 상기 MAC 처리부로부터 헤더 데이터와 실제 데이터를 수신하고 상기 수신된 데이터를 저장하고 있다가 연속적인 데이터비트로 이루어진 다수의 심볼로 다중화하여 출력하되, 상기 MAC 처리부로부터의 데이터 수신 과정 및 상기 다중화/출력 과정은 코덱 수단으로부터 인코딩 종료 신호를 수신함에 따라 수행하는 PLCP 수단; 및상기 PLCP 수단에서 출력되는 데이터를 소정의 심볼 단위로 인코딩하면서 해당 심볼단위의 인코딩 과정이 종료할 때마다 상기 인코딩 종료신호를 상기 PLCP 수단에 전달하고, 인코딩된 데이터를 상기 다중레이트 모뎀의 처리속도에 부합되도록 출력하기 위한 상기 코덱 수단을 포함하는 단일 클럭으로 다중레이트를 지원하기 위한 코덱 장치
|
| 2 |
2
제 1 항에 있어서,상기 PLCP 수단은,상기 MAC 처리부와의 인터페이스 과정을 통하여 상기 MAC 처리부로부터 헤더데이터와 실제 데이터를 수신하는 인터페이스 수단;상기 인터페이스 수단을 통하여 수신된 헤더 데이터를 저장하기 위한 제 1 저장 수단;상기 인터페이스 수단을 통하여 수신된 실제 데이터를 저장하기 위한 제 2 저장 수단;상기 인터페이스 수단에서 수신된 헤더 데이터와 실제 데이터가 상기 제 1, 2 저장 수단에 연속적인 데이터로 저장되도록 제어하며, 상기 코덱 수단으로부터 전달된 '한 심볼 인코딩 종료신호'에 따라 상기 제 1, 2 저장 수단에 저장된 헤더 데이터 또는 실제 데이터가 다중화 수단으로 출력되도록 제어하기 위한 제어 수단; 및상기 제 1, 2 저장 수단에서 출력되는 헤더 데이터 또는 실제 데이터를 다수의 심볼로 다중화하여 출력하기 위한 다중화 수단을 포함하는 단일 클럭으로 다중레이트를 지원하기 위한 코덱 장치
|
| 3 |
3
제 2 항에 있어서,상기 코덱 수단은,상기 다중화 수단에서 다중화되어 출력되는 데이터를 인코딩하되, 하나의 심볼을 인코딩할 때마다 '한 심볼 인코딩 종료신호'를 상기 제어 수단과 상기 인터페이스 수단으로 전달하기 위한 인코딩 수단;상기 인코딩 수단에서 인코딩된 데이터를 저장하기 위한 제 3 저장 수단; 및상기 헤더 데이터와 상기 실제 데이터에 대한 모든 인코딩 데이터가 상기 제 3 저장 수단에 저장되면, 상기 저장된 데이터가 상기 다중레이트 모뎀의 처리속도에 맞게 출력되도록 상기 제 3 저장 수단을 제어하기 위한 메모리 제어 수단을 포함하는 단일 클럭으로 다중레이트를 지원하기 위한 코덱 장치
|
| 4 |
4
제 3 항에 있어서,상기 코덱 수단은,상기 인코딩 수단의 전단에 위치하여 상기 다중화 수단에서 다중화되어 출력되는 데이터를 심볼 단위로 스크램블링하기 위한 스크램블링 수단; 및상기 인코딩 수단에서 인코딩된 데이터를 심볼 단위로 인터리빙하여 상기 제 3 저장 수단에 저장하기 위한 인터리빙 수단을 더 포함하는 것을 특징으로 하는 단일 클럭으로 다중레이트를 지원하기 위한 코덱 장치
|
| 5 |
5
제 3 항 또는 제 4 항에 있어서,상기 인터페이스 수단은,상기 인코딩 수단으로부터 전달받은 '한 심볼 인코딩 종료신호'를 수신함에 따라, 상기 MAC 처리부와의 인터페이스 과정을 통하여 헤더 데이터 또는 실제 데이터를 수신하는 것을 특징으로 하는 단일 클럭으로 다중레이트를 지원하기 위한 코덱 장치
|
| 6 |
6
단일 클럭으로 다중레이트를 지원하기 위한 코덱 장치에 적용되는 코덱 신호 처리 방법에 있어서,MAC 처리부와의 인터페이스 과정을 통하여 상기 MAC 처리부로부터 헤더 데이터 또는 실제 데이터를 수신하여 연속적인 데이터로 저장하는 데이터 수신/저장 단계;상기 저장된 헤더 데이터 또는 실제 데이터를 다수의 심볼로 다중화하는 다중화 단계;상기 다중화된 데이터를 심볼 단위로 인코딩하면서 한 심볼이 종료될 때마다 인코딩 종료 신호를 생성하는 인코딩 단계;상기 인코딩 종료 신호가 생성됨에 따라 상기 데이터 수신/저장 단계 및 상기 다중화 단계의 수행을 제어하는 제어 단계; 및상기 인코딩 단계에서 인코딩된 데이터를 다중레이트 모뎀의 처리속도에 부합되게 출력하는 데이터 출력 단계를 포함하는 단일 클럭으로 다중레이트를 지원하기 위한 코덱 신호 처리 방법
|
| 7 |
7
제 6 항에 있어서,상기 데이터 출력 단계는,상기 헤더 데이터와 상기 실제 데이터에 대한 모든 인코딩 데이터가 저장될 때까지 상기 인코딩 단계에서 인코딩된 데이터를 연속적으로 저장 수단에 저장하였다가, 상기 다중레이트 모뎀의 처리속도에 부합되게 출력하는 것을 특징으로 하는 단일 클럭으로 다중레이트를 지원하기 위한 코덱 신호 처리 방법
|
| 8 |
8
제 6 항 또는 제 7 항에 있어서,상기 인코딩 단계를 수행하기 전에 상기 다중화 단계에서 다중화된 데이터를 심볼 단위로 스크램블링하는 스크램블링 단계; 및상기 인코딩 단계에서 인코딩된 데이터에 대하여 상기 데이터 출력 단계를 수행하기 전에 심볼 단위로 인터리빙을 수행하는 인터리빙 단계를 더 포함하는 단일 클럭으로 다중레이트를 지원하기 위한 코덱 신호 처리 방법
|
