| 1 |
1
컴퓨팅 디바이스에 의해 구현되는 디코더에 있어서, 상기 컴퓨팅 디바이스의 프로세서에 의해 적어도 일시적으로 구현되는:입력 프레임에 대하여 체크노드 연산 및 비트노드 연산을 반복적으로 수행하는 연산부;상기 연산된 비트노드의 부호에 기초하여 다음 체크노드 연산에 상기 비트노드를 입력할 지 결정하는 프로세서; 및상기 결정된 비트노드에 기초한 복호 비트를 출력하는 출력부를 포함하는 디코더
|
| 2 |
2
제1항에 있어서,상기 프로세서는 상기 체크노드 연산 및 상기 비트노드 연산의 반복 횟수를 확인하여 상기 비트노드를 결정하는 디코더
|
| 3 |
3
제2항에 있어서,상기 프로세서는 상기 반복 횟수가 임계치에 도달할 때까지 상기 체크노드 연산 및 상기 비트노드 연산들을 반복하는 디코더
|
| 4 |
4
제1항에 있어서,상기 비트노드의 부호가 반전되는 경우 상기 비트노드를 상기 다음 체크노드 연산에 입력하지 않는 디코더
|
| 5 |
5
제4항에 있어서,상기 프로세서는 현재의 반복 횟수에서의 상기 비트노드의 부호와 이전의 반복 횟수에서의 상기 비트노드의 부호를 비교하는 디코더
|
| 6 |
6
제1항에 있어서,상기 비트노드의 부호가 반전되지 않는 상기 비트노드 연산 만을 상기 다음 체크노드 연산에 입력하는 디코더
|
| 7 |
7
제1항에 있어서,상기 부호는 패리티 체크 매트릭스(Parity check matrix)를 이용하여 생성되는 디코더
|
| 8 |
8
제1항에 있어서,상기 입력 프레임을 저장하는 메모리를 더 포함하는 디코더
|
| 9 |
9
입력 프레임에 대하여 체크노드 연산 및 비트노드 연산을 반복적으로 수행하는 단계;상기 연산된 비트노드의 부호에 기초하여 다음 체크노드 연산에 상기 비트노드를 입력할 지 결정하는 단계; 및상기 결정된 비트노드에 기초한 복호 비트를 출력하는 단계를 포함하는 디코딩 방법
|
| 10 |
10
제9항에 있어서,상기 체크노드 연산 및 상기 비트노드 연산의 반복 횟수를 확인하여 상기 비트노드를 결정하는 단계를 더 포함하는디코딩 방법
|
| 11 |
11
제10항에 있어서,상기 반복 횟수가 임계치에 도달할 때까지 상기 체크노드 연산 및 상기 체크노드 연산들을 반복하는 단계를 더 포함하는디코딩 방법
|
| 12 |
12
제9항에 있어서,상기 비트노드의 부호가 반전되는 경우 상기 비트노드를 상기 다음 체크노드 연산에 입력하지 않는 단계를 더 포함하는디코딩 방법
|
| 13 |
13
제12항에 있어서,현재의 반복 횟수에서의 상기 비트노드의 부호와 이전의 반복 횟수에서의 상기 비트노드의 부호를 비교하는 단계를 더 포함하는디코딩 방법
|
| 14 |
14
제9항에 있어서,상기 비트노드의 부호가 반전되지 않는 상기 비트노드 만을 상기 다음 체크노드 연산에 입력하는 단계를 더 포함하는디코딩 방법
|
| 15 |
15
제9항에 있어서,상기 부호는 패리티 체크 매트릭스(Parity check matrix)를 이용하여 생성되는 단계를 더 포함하는디코딩 방법
|
| 16 |
16
제9항에 있어서,상기 입력 프레임을 메모리에 저장하는 단계를 더 포함하는디코딩 방법
|
| 17 |
17
제9항 내지 제16항의 방법 중 어느 한 항의 디코딩 방법을 수행하는 프로그램을 기록한 컴퓨터 판독 가능 기록 매체
|
