| 1 |
1
전자 장치에 있어서, 적어도 하나의 인스트럭션(instruction)을 저장하는 메모리; 및상기 적어도 하나의 인스트럭션을 실행하는 프로세서; 를 포함하고,상기 프로세서는, 상기 전자 장치의 부하에 대한 정보를 획득하고, 상기 부하에 대한 정보를 바탕으로 적어도 하나의 어플리케이션에 대한 목표 지연 시간을 결정하며, 기 정의된 복수의 전력 상태 및 복수의 인터럽트 발생 속도의 조합들 중 상기 목표 지연 시간을 만족하는 적어도 하나의 조합을 식별하고, 상기 적어도 하나의 조합들 중 에너지 소모량이 가장 적은 하나의 조합을 식별하며, 상기 식별된 하나의 조합에 따른 전력 상태 및 인터럽트 발생 속도를 바탕으로 상기 전자 장치를 제어하는 전자 장치
|
| 2 |
2
제1 항에 있어서, 상기 프로세서는,상기 메모리에 저장된 지연 시간 테이블 정보를 바탕으로 상기 목표 지연 시간을 만족하는 적어도 하나의 조합을 식별하며,상기 지연 시간 테이블 정보는 상기 복수의 전력 상태 및 상기 복수의 인터럽트 발생 속도의 조합들 각각에 대한 지연 시간 정보를 포함하는 전자 장치
|
| 3 |
3
제2 항에 있어서,상기 지연 시간 정보는 95 번째 백분위 수에 해당하는 지연 시간(95th percentile latency)에 대한 정보를 포함하는 전자 장치
|
| 4 |
4
제1 항에 있어서, 상기 프로세서는, 상기 메모리에 저장된 에너지 소모량 테이블 정보를 바탕으로 상기 하나의 조합을 식별하며, 상기 에너지 소모량 테이블 정보는 상기 복수의 전력 상태 및 상기 복수의 인터럽트 발생 속도의 조합들 각각에 대한 에너지 소모량 정보를 포함하는 전자 장치
|
| 5 |
5
제1 항에 있어서, 상기 부하에 대한 정보는,상기 프로세서의 사용률 및 임계 구간 동안 발생된 입출력 요청의 개수를 바탕으로 획득되는 전자 장치
|
| 6 |
6
제1 항에 있어서, 상기 복수의 전력 상태는 상기 프로세서를 구동하기 위한 전압 및 주파수 중 적어도 하나에 따라 결정되는 전자 장치
|
| 7 |
7
제1 항에 있어서,상기 프로세서는, 상기 부하에 대한 정보를 바탕으로 제어 구간을 결정하고, 상기 제어 구간 동안, 상기 식별된 하나의 조합에 따른 전력 상태 및 인터럽트 발생 속도를 바탕으로 상기 전자 장치를 제어하며, 상기 제어 구간이 경과되면, 상기 전자 장치의 부하에 대한 정보를 다시 획득하는 전자 장치
|
| 8 |
8
제1 항에 있어서,상기 프로세서는,복수의 코어(core)를 포함하고, 상기 식별된 하나의 조합에 따른 전력 상태 및 인터럽트 발생 속도를 바탕으로 상기 복수의 코어 각각을 제어하는 전자 장치
|
| 9 |
9
전자 장치의 제어 방법에 있어서, 상기 전자 장치의 부하에 대한 정보를 획득하는 단계;상기 부하에 대한 정보를 바탕으로 적어도 하나의 어플리케이션에 대한 목표 지연 시간을 결정하는 단계;기 정의된 복수의 전력 상태 및 복수의 인터럽트 발생 속도의 조합들 중 상기 목표 지연 시간을 만족하는 적어도 하나의 조합을 식별하는 단계;상기 적어도 하나의 조합들 중 에너지 소모량이 가장 적은 하나의 조합을 식별하는 단계; 및 상기 식별된 하나의 조합에 따른 전력 상태 및 인터럽트 발생 속도를 바탕으로 상기 전자 장치를 제어하는 단계; 를 포함하는 전자 장치의 제어 방법
|
| 10 |
10
전자 장치의 제어 방법을 실행하는 프로그램을 포함하는 비일시적 컴퓨터 판독 가능 기록매체에 있어서,상기 전자 장치의 제어 방법은,상기 전자 장치의 부하에 대한 정보를 획득하는 단계;상기 부하에 대한 정보를 바탕으로 적어도 하나의 어플리케이션에 대한 목표 지연 시간을 결정하는 단계;기 정의된 복수의 전력 상태 및 복수의 인터럽트 발생 속도의 조합들 중 상기 목표 지연 시간을 만족하는 적어도 하나의 조합을 식별하는 단계;상기 적어도 하나의 조합들 중 에너지 소모량이 가장 적은 하나의 조합을 식별하는 단계; 및 상기 식별된 하나의 조합에 따른 전력 상태 및 인터럽트 발생 속도를 바탕으로 상기 전자 장치를 제어하는 단계; 를 포함하는 컴퓨터 판독 가능 기록매체
|
