맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

디지털 제어 비교기를 이용한 아날로그 디지털 변환 장치,이를 포함하는 심박 조율 장치, 디지털 제어 비교기를이용한 아날로그 디지털 변환 방법

  • 기술번호 : KST2014000926
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 디지털 제어 비교기를 이용한 아날로그 디지털 변환 장치, 이를 포함하는 심박 조율 장치, 디지털 제어 비교기를 이용한 아날로그 디지털 변환 방법이 개시된다.본 발명은 입력 전압의 입력 구간을 균등하게 분할하는 각 전압 구간을 위해 설계되고, 상기 전압 구간마다 다른 기준 전압과 상기 입력 전압을 비교하여 최상위 비트부터 순차적으로 비트값을 생성하는 복수의 디지털 제어 비교기, 상기 생성된 비트값에 따라 상기 복수의 디지털 제어 비교기에 인가되는 기준 전압을 생성하는 디지털 아날로그 변환기 및 상기 복수의 디지털 제어 비교기 중에서 상기 생성된 비트값에 따라 인접한 비트의 비트값을 생성하기 위한 비교기를 선택하여 온 시키면서 바이너리 서치를 수행하는 축차 근사 논리회로를 포함한다.본 발명에 의하면, 비트 단위마다 적절한 디지털 제어 변환기를 선택하여 동작시킴으로써, 신뢰도를 유지하면서 저전력 소모를 구현할 수 있고, 저전력 구현을 위해 부가적인 회로를 필요로 하지 않는다.
Int. CL H03M 1/12 (2006.01)
CPC H03M 1/361(2013.01) H03M 1/361(2013.01) H03M 1/361(2013.01) H03M 1/361(2013.01) H03M 1/361(2013.01)
출원번호/일자 1020060080826 (2006.08.25)
출원인 고려대학교 산학협력단
등록번호/일자 10-0835683-0000 (2008.05.30)
공개번호/일자 10-2008-0018554 (2008.02.28) 문서열기
공고번호/일자 (20080609) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2006.08.25)
심사청구항수 11

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 고려대학교 산학협력단 대한민국 서울특별시 성북구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 정해영 대한민국 서울 영등포구
2 김수원 대한민국 서울 성북구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 현종철 대한민국 서울특별시 중구 다산로 **, *층 특허법인충현 (신당동, 두지빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 고려대학교 산학협력단 대한민국 서울특별시 성북구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2006.08.25 수리 (Accepted) 1-1-2006-0607720-80
2 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2007.03.22 수리 (Accepted) 4-1-2007-5043540-16
3 선행기술조사의뢰서
Request for Prior Art Search		 2007.04.09 수리 (Accepted) 9-1-9999-9999999-89
4 선행기술조사보고서
Report of Prior Art Search		 2007.05.10 수리 (Accepted) 9-1-2007-0027187-93
5 의견제출통지서
Notification of reason for refusal		 2007.10.30 발송처리완료 (Completion of Transmission) 9-5-2007-0582194-13
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2007.12.31 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2007-0950214-80
7 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2007.12.31 수리 (Accepted) 1-1-2007-0950178-23
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2008.03.05 수리 (Accepted) 4-1-2008-5034712-96
9 등록결정서
Decision to grant		 2008.04.24 발송처리완료 (Completion of Transmission) 9-5-2008-0219873-26
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.06.09 수리 (Accepted) 4-1-2009-5111177-32
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2010.08.12 수리 (Accepted) 4-1-2010-5149278-93
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.02.11 수리 (Accepted) 4-1-2014-5018243-16
13 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.04.22 수리 (Accepted) 4-1-2014-5049934-62
14 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.10.10 수리 (Accepted) 4-1-2019-5210941-09
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
입력 전압의 입력 구간을 균등하게 분할하는 각 전압 구간을 위해 설계되고, 상기 전압 구간마다 다른 기준 전압과 상기 입력 전압을 비교하여 최상위 비트부터 순차적으로 비트값을 생성하는 복수의 디지털 제어 비교기;상기 생성된 비트값에 따라 상기 복수의 디지털 제어 비교기에 인가되는 기준 전압을 생성하는 디지털 아날로그 변환기; 및상기 복수의 디지털 제어 비교기 중에서 상기 생성된 비트값에 따라 인접한 비트의 비트값을 생성하기 위한 비교기를 선택하여 온 시키면서 바이너리 서치를 수행하는 축차 근사 논리회로를 포함하고,상기 복수의 디지털 제어 비교기는,N 타입 입력단과 P 타입 입력단을 하나의 스테이지로 결합한 레일 투 레일 OP 앰프의 구조인 것을 특징으로 하는 디지털 제어 비교기를 이용한 아날로그 디지털 변환 장치
2 2
입력 전압의 입력 구간을 균등하게 분할하는 각 전압 구간을 위해 설계되고, 상기 전압 구간마다 다른 기준 전압과 상기 입력 전압을 비교하여 최상위 비트부터 순차적으로 비트값을 생성하는 복수의 디지털 제어 비교기;상기 생성된 비트값에 따라 상기 복수의 디지털 제어 비교기에 인가되는 기준 전압을 생성하는 디지털 아날로그 변환기; 및상기 복수의 디지털 제어 비교기 중에서 상기 생성된 비트값에 따라 인접한 비트의 비트값을 생성하기 위한 비교기를 선택하여 온 시키면서 바이너리 서치를 수행하는 축차 근사 논리회로를 포함하고,상기 복수의 디지털 제어 비교기는,상기 축차 근사 논리회로에 의해 선택되지 않은 비교기는 오프되는 것을 특징으로 하는 디지털 제어 비교기를 이용한 아날로그 디지털 변환 장치
3 3
입력 전압의 입력 구간을 균등하게 분할하는 각 전압 구간을 위해 설계되고, 상기 전압 구간마다 다른 기준 전압과 상기 입력 전압을 비교하여 최상위 비트부터 순차적으로 비트값을 생성하는 복수의 디지털 제어 비교기;상기 생성된 비트값에 따라 상기 복수의 디지털 제어 비교기에 인가되는 기준 전압을 생성하는 디지털 아날로그 변환기; 및상기 복수의 디지털 제어 비교기 중에서 상기 생성된 비트값에 따라 인접한 비트의 비트값을 생성하기 위한 비교기를 선택하여 온 시키면서 바이너리 서치를 수행하는 축차 근사 논리회로를 포함하고,상기 복수의 디지털 제어 비교기는,상기 입력 전압을 양의 전압으로 제한하는 것을 특징으로 하는 디지털 제어 비교기를 이용한 아날로그 디지털 변환 장치
4 4
제 3 항에 있어서,상기 복수의 디지털 제어 비교기는비교기와 정전류원 사이에 스위치를 구비하고, 상기 축차 근사 논리회로의 비교기 선택 신호에 따라 상기 스위치를 온 또는 오프시키는 것을 특징으로 하는 디지털 제어 비교기를 이용한 아날로그 디지털 변환 장치
5 5
입력 전압의 입력 구간을 균등하게 분할하는 각 전압 구간을 위해 설계되고, 상기 전압 구간마다 다른 기준 전압과 상기 입력 전압을 비교하여 최상위 비트부터 순차적으로 비트값을 생성하는 복수의 디지털 제어 비교기;상기 생성된 비트값에 따라 상기 복수의 디지털 제어 비교기에 인가되는 기준 전압을 생성하는 디지털 아날로그 변환기; 및상기 복수의 디지털 제어 비교기 중에서 상기 생성된 비트값에 따라 인접한 비트의 비트값을 생성하기 위한 비교기를 선택하여 온 시키면서 바이너리 서치를 수행하는 축차 근사 논리회로를 포함하고,상기 축차 근사 논리회로는,상기 복수의 디지털 제어 비교기 중에서 상기 최상위 2 비트의 비트값의 크기에 따라 비교기를 선택하는 것을 특징으로 하는 디지털 제어 비교기를 이용한 아날로그 디지털 변환 장치
6 6
제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 축차 근사 논리회로는,최상위 비트의 비트값이 1이고 나머지 비트의 비트값은 0인 입력 값을 상기 디지털 아날로그 변환기의 초기 입력 값으로 설정하는 것을 특징으로 하는 디지털 제어 비교기를 이용한 아날로그 디지털 변환 장치
7 7
아날로그 디지털 변환기를 포함하는 심박 조율 장치에 있어서,심장 박동을 아날로그 입력 신호로 변환하는 센서부;상기 아날로그 입력 신호를 디지털 신호로 변환하는 아날로그 디지털 변환부;소정의 주기로 기준 클럭을 생성하는 스톱 워치; 및상기 디지털 신호 및 상기 기준 클럭에 따라 전기 자극을 출력하는 전기 충격부를 포함하고,상기 아날로그 디지털 변환부는,입력 전압의 입력 구간을 균등하게 분할하는 각 전압 구간을 위해 설계되고, 상기 전압 구간마다 다른 기준 전압과 상기 입력 전압을 비교하여 최상위 비트부터 순차적으로 비트값을 생성하는 복수의 디지털 제어 비교기;상기 생성된 비트값에 따라 상기 복수의 디지털 제어 비교기에 인가되는 기준 전압을 생성하는 디지털 아날로그 변환기; 및상기 복수의 디지털 제어 비교기 중에서 상기 생성된 비트값에 따라 인접한 비트의 비트값을 생성하기 위한 비교기를 선택하여 온 시키면서 바이너리 서치를 수행하는 축차 근사 논리회로를 포함하고,상기 복수의 디지털 제어 비교기는,비교기와 정전류원 사이에 스위치를 구비하고, 상기 축차 근사 논리회로의 비교기 선택 신호에 따라 상기 스위치를 온 또는 오프시키는 것을 특징으로 하는 디지털 제어 비교기를 이용한 아날로그 디지털 변환 장치를 포함하는 심박 조율 장치
8 8
아날로그 디지털 변환기를 포함하는 심박 조율 장치에 있어서,심장 박동을 아날로그 입력 신호로 변환하는 센서부;상기 아날로그 입력 신호를 디지털 신호로 변환하는 아날로그 디지털 변환부;소정의 주기로 기준 클럭을 생성하는 스톱 워치; 및상기 디지털 신호 및 상기 기준 클럭에 따라 전기 자극을 출력하는 전기 충격부를 포함하고,상기 아날로그 디지털 변환부는,입력 전압의 입력 구간을 균등하게 분할하는 각 전압 구간을 위해 설계되고, 상기 전압 구간마다 다른 기준 전압과 상기 입력 전압을 비교하여 최상위 비트부터 순차적으로 비트값을 생성하는 복수의 디지털 제어 비교기;상기 생성된 비트값에 따라 상기 복수의 디지털 제어 비교기에 인가되는 기준 전압을 생성하는 디지털 아날로그 변환기; 및상기 복수의 디지털 제어 비교기 중에서 상기 생성된 비트값에 따라 인접한 비트의 비트값을 생성하기 위한 비교기를 선택하여 온 시키면서 바이너리 서치를 수행하는 축차 근사 논리회로를 포함하고,상기 축차 근사 논리회로는,상기 복수의 디지털 제어 비교기 중에서 상기 최상위 2 비트의 비트값의 크기에 따라 비교기를 선택하는 것을 특징으로 하는 디지털 제어 비교기를 이용한 아날로그 디지털 변환 장치를 포함하는 심박 조율 장치
9 9
입력 전압의 입력 구간을 균등하게 분할하는 각 전압 구간을 위해 설계된 복수의 디지털 제어 비교기를 이용하여 상기 전압 구간마다 다른 기준 전압과 상기 입력 전압을 비교하여 최상위 비트부터 순차적으로 비트값을 생성하는 단계;상기 생성된 비트값에 따라 상기 복수의 디지털 제어 비교기에 인가되는 기준 전압을 생성하는 단계; 및상기 복수의 디지털 제어 비교기 중에서 상기 생성된 비트값에 따라 인접한 비트의 비트값을 생성하기 위한 비교기를 선택하여 온 시키면서 바이너리 서치를 수행하는 단계를 포함하고,상기 복수의 디지털 제어 비교기는, N 타입 입력단과 P 타입 입력단을 하나의 스테이지로 결합한 레일 투 레일 OP 앰프의 구조인 것을 특징으로 하는 디지털 제어 비교기를 이용한 아날로그 디지털 변환 방법
10 10
입력 전압의 입력 구간을 균등하게 분할하는 각 전압 구간을 위해 설계된 복수의 디지털 제어 비교기를 이용하여 상기 전압 구간마다 다른 기준 전압과 상기 입력 전압을 비교하여 최상위 비트부터 순차적으로 비트값을 생성하는 단계;상기 생성된 비트값에 따라 상기 복수의 디지털 제어 비교기에 인가되는 기준 전압을 생성하는 단계; 및상기 복수의 디지털 제어 비교기 중에서 상기 생성된 비트값에 따라 인접한 비트의 비트값을 생성하기 위한 비교기를 선택하여 온 시키면서 바이너리 서치를 수행하는 단계를 포함하고,상기 복수의 디지털 제어 비교기는, 상기 입력 전압을 양의 전압으로 제한하는 것을 특징으로 하는 디지털 제어 비교기를 이용한 아날로그 디지털 변환 방법
11 11
입력 전압의 입력 구간을 균등하게 분할하는 각 전압 구간을 위해 설계된 복수의 디지털 제어 비교기를 이용하여 상기 전압 구간마다 다른 기준 전압과 상기 입력 전압을 비교하여 최상위 비트부터 순차적으로 비트값을 생성하는 단계;상기 생성된 비트값에 따라 상기 복수의 디지털 제어 비교기에 인가되는 기준 전압을 생성하는 단계; 및상기 복수의 디지털 제어 비교기 중에서 상기 생성된 비트값에 따라 인접한 비트의 비트값을 생성하기 위한 비교기를 선택하여 온 시키면서 바이너리 서치를 수행하는 단계를 포함하고,상기 바이너리 서치를 수행하는 단계는, 상기 복수의 디지털 제어 비교기 중에서 상기 최상위 2비트의 비트값의 크기에 따라 비교기를 선택하는 것을 특징으로 하는 디지털 제어 비교기를 이용한 아날로그 디지털 변환 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.