| 1 |
1
제1 전류원을 가지는 제1 전류 경로와 제2 전류원-여기서, 상기 제1 전류원의 일단 및 제2 전류원의 일단은 공통 결합되어 제1 전원 전압에 상응하는 내부 전원 전압에 결합됨-을 가지는 제2 전류 경로를 포함하는 기준 전압 발생부; 및
상기 제1 전원 전압을 제공받아 상기 제1 전원 전압에 상응하는 내부 전원 전압을 각각 상기 제1 전류원 및 상기 제2 전류원을 통하여 음의 피드백받는 차동 증폭기 구조를 가지는 증폭부를 포함하되, 상기 증폭부는
상기 제1 전류원의 타단의 전압을 반전 입력 단자로 입력받고, 상기 제2 전류원의 타단을 비반전 입력 단자로 입력받고, 상기 반전 입력 단자와 비반전 입력 단자에서의 가상 접지 특성에 따라 상기 제1 전류원의 양단 전압과 상기 제2 전류원의 양단 전압이 실질적으로 동일하도록 하여 상기 제1 전류 경로로 제공되는 제1 전류와 상기 제2 전류 경로로 제공되는 제2 전류가 실질적으로 동일하도록 하는 것을 특징으로 하는 기준 전압 발생 회로
|
| 2 |
2
제1항에 있어서, 상기 기준 전압 발생 회로는 상기 비반전 입력 단자의 전압을 기준 전압으로 제공하는 것을 특징으로 하는 기준 전압 발생 회로
|
| 3 |
3
제1항에 있어서, 상기 제1 전류 경로는 온도에 따라 감소하는 제1 전류 전극 및 제어 전극간 전압을 가지는 트랜지스터를 더 포함하는 것을 특징으로 하는 기준 전압 발생 회로
|
| 4 |
4
제3항에 있어서, 상기 제1 전류 경로는 상기 제1 전류원과 상기 트랜지스터사이에 온도에 따라 증가하는 전압을 소정의 저항비로 증폭하기 위한 회로 소자를 더 포함하는 것을 특징으로 하는 기준 전압 발생 회로
|
| 5 |
5
제1항에 있어서, 상기 제1 전류 경로는
일단이 상기 제1 전류원의 타단에 결합된 제1 저항 소자;
일단이 상기 제1 저항 소자의 타단에 결합된 제2 저항 소자; 및
상기 제2 저항 소자의 타단과 결합된 제1 전류 전극, 제2 전원 전압과 결합된 제어 전극, 상기 제2 전원 전압과 결합된 제2 전류 전극을 가지는 제1 트랜지스터를 포함하는 것을 특징으로 하는 기준 전압 발생 회로
|
| 6 |
6
제5항에 있어서, 상기 제2 전류 경로는
일단이 상기 제2 전류원의 타단에 결합된 제3 저항 소자;
상기 제3 저항 소자의 타단과 결합된 제1 전류 전극, 상기 제2 전원 전압과 결합된 제어 전극, 상기 제2 전원 전압과 결합된 제2 전류 전극을 가지는 제2 트랜지스터를 포함하는 것을 특징으로 하는 기준 전압 발생 회로
|
| 7 |
7
제6항에 있어서, 상기 제2 저항 소자와 상기 제3 저항 소자는 동일한 저항값을 가지는 것을 특징으로 하는 기준 전압 발생 회로
|
| 8 |
8
제6항에 있어서, 상기 제1 트랜지스터의 제1 전류 전극 및 제어 전극간 전압은 온도에 따라 감소하는 것을 특징으로하는 기준 전압 발생 회로
|
| 9 |
9
제6항에 있어서, 상기 증폭부는
상기 제1 전원 전압에 결합된 제1 전류 전극을 가지는 제3 트랜지스터;
상기 제1 전원 전압에 결합된 제1 전류 전극, 상기 제1 트랜지스터의 제어 전극에 연결된 제어 전극, 및 상기 제어 전극에 연결된 제2 전류전극을 가지는 제4 트랜지스터;
상기 제3 트랜지스터의 제2 전류 전극에 결합된 제1 전류전극, 상기 반전 입력 단자와 결합된 제어 전극을 가지는 제5 트랜지스터;
상기 제5 트랜지스터의 제1 전류 전극에 결합된 제1 전류전극, 상기 비반전 입력 단자와 결합된 제어 전극을 가지는 제6 트랜지스터;
상기 제5 트랜지스터의 제2 전류 전극에 결합된 제1 전류 전극, 상기 제1 전류 전극과 결합된 제어 전극, 상기 제2 전원 전압과 결합된 제2 전류 전극을 가지는 제7 트랜지스터;
상기 제6 트랜지스터의 제2 전류 전극에 결합된 제1 전류 전극, 상기 제7 트랜지스터의 제어 전극에 연결된 제어 전극, 상기 제2 전원 전압과 결합된 제2 전류 전극을 가지는 제8 트랜지스터;
상기 제4 트랜지스터의 제2 전류 전극에 결합된 제1 전류 전극, 상기 제8 트랜지스터의 제1 전류전극과 결합되고 상기 제1 전류 전극과는 보상 저항 및 보상 커패시터를 통하여 연결된 제어 전극, 상기 제2 전원 전압과 결합된 제2 전류 전극을 가지는 제9 트랜지스터; 및
상기 제3 트랜지스터의 제2 전류 전극과 결합된 제1 전류 전극, 상기 제7 트랜지스터의 제어 전극과 결합된 제어전극, 및 상기 제2 전원 전압과 결합된 제2 전류 전극을 가지는 제10 트랜지스터를 포함하는 것을 특징으로 하는 기준 전압 발생 회로
|
| 10 |
10
제9항에 있어서, 상기 제9 트랜지스터를 통하여 흐르는 전류는 상기 가상 접지 특성을 유지하도록 상기 제1 전류 경로로 제공되는 제1 전류의 k(k는 양의 실수)배의 전류값을 가지는 것을 특징으로 하는 기준 전압 발생 회로
|
| 11 |
11
제9항에 있어서, 상기 증폭부의 상기 가상 접지 특성을 유지할 수 있도록 상기 제7 트랜지스터, 상기 제8 트랜지스터 및 상기 제9 트랜지스터를 사용하여 2단 증폭 동작을 수행하는 것을 특징으로 하는 기준 전압 발생 회로
|
| 12 |
12
i) 일단이 내부 전원 전압에 결합된 제1 전류원, 상기 제1 전류원의 타단에 결합된 제1 저항 소자, 일단이 상기 제1 저항 소자의 타단에 결합된 제2 저항 소자, 상기 제2 저항 소자의 타단과 결합된 제1 전류 전극, 제2 전원 전압과 결합된 제어 전극, 상기 제2 전원 전압과 결합된 제2 전류 전극을 가지는 제1 트랜지스터를 가지는 제1 전류 경로와, ii)일단이 상기 내부 전원 전압에 결합된 제2 전류원, 일단이 상기 제2 전류원의 타단에 결합된 제3 저항 소자, 상기 제3 저항 소자의 타단과 결합된 제1 전류 전극, 상기 제2 전원 전압과 결합된 제어 전극, 상기 제2 전원 전압과 결합된 제2 전류 전극을 가지는 제2 트랜지스터를 가지는 제2 전류 경로를 포함하는 기준 전압 발생부; 및
상기 제1 전원 전압을 제공받아 상기 제1 전원 전압에 상응하는 내부 전원 전압을 각각 상기 제1 전류원 및 상기 제2 전류원을 통하여 음의 피드백받는 차동 증폭기 구조를 가지는 증폭부를 포함하되, 상기 증폭부는
상기 제1 전류원의 타단의 전압을 반전 입력 단자로 입력받고, 상기 제2 전류원의 타단을 비반전 입력 단자로 입력받고, 상기 반전 입력 단자와 비반전 입력 단자에서의 가상 접지 특성에 따라 상기 제1 전류원의 양단 전압과 상기 제2 전류원의 양단 전압이 실질적으로 동일하도록 하여 상기 제1 전류 경로로 제공되는 제1 전류와 상기 제2 전류 경로로 제공되는 제2 전류가 실질적으로 동일하도록 하는 것을 특징으로 하는 기준 전압 발생 회로
|
| 13 |
13
제12항에 있어서, 상기 제2 저항 소자와 상기 제3 저항 소자는 동일한 저항값을 가지는 것을 특징으로 하는 기준 전압 발생 회로
|
| 14 |
14
제13항에 있어서, 상기 증폭부는
상기 제1 전원 전압에 결합된 제1 전류 전극을 가지는 제3 트랜지스터;
상기 제1 전원 전압에 결합된 제1 전류 전극, 상기 제1 트랜지스터의 제어 전극에 연결된 제어 전극, 및 상기 제어 전극에 연결된 제2 전류전극을 가지는 제4 트랜지스터;
상기 제3 트랜지스터의 제2 전류 전극에 결합된 제1 전류전극, 상기 반전 입력 단자와 결합된 제어 전극을 가지는 제5 트랜지스터;
상기 제5 트랜지스터의 제1 전류 전극에 결합된 제1 전류전극, 상기 비반전 입력 단자와 결합된 제어 전극을 가지는 제6 트랜지스터;
상기 제5 트랜지스터의 제2 전류 전극에 결합된 제1 전류 전극, 상기 제1 전류 전극과 결합된 제어 전극, 상기 제2 전원 전압과 결합된 제2 전류 전극을 가지는 제7 트랜지스터;
상기 제6 트랜지스터의 제2 전류 전극에 결합된 제1 전류 전극, 상기 제7 트랜지스터의 제어 전극에 연결된 제어 전극, 상기 제2 전원 전압과 결합된 제2 전류 전극을 가지는 제8 트랜지스터;
상기 제4 트랜지스터의 제2 전류 전극에 결합된 제1 전류 전극, 상기 제8 트랜지스터의 제1 전류전극과 결합되고 상기 제1 전류 전극과는 보상 저항 및 보상 커패시터를 통하여 연결된 제어 전극, 상기 제2 전원 전압과 결합된 제2 전류 전극을 가지는 제9 트랜지스터; 및
상기 제3 트랜지스터의 제2 전류 전극과 결합된 제1 전류 전극, 상기 제7 트랜지스터의 제어 전극과 결합된 제어전극, 및 상기 제2 전원 전압과 결합된 제2 전류 전극을 가지는 제10 트랜지스터를 포함하는 것을 특징으로 하는 기준 전압 발생 회로
|
| 15 |
15
제14항에 있어서, 상기 제9 트랜지스터를 통하여 흐르는 전류는 상기 가상 접지 특성을 유지하도록 상기 제1 전류 경로로 제공되는 제1 전류의 k(k는 양의 실수)배의 전류값을 가지는 것을 특징으로 하는 기준 전압 발생 회로
|
| 16 |
16
제14항에 있어서, 상기 증폭부의 상기 가상 접지 특성을 유지할 수 있도록 상기 제7 트랜지스터, 상기 제8 트랜지스터 및 상기 제9 트랜지스터를 사용하여 2단 증폭 동작을 수행하는 것을 특징으로 하는 기준 전압 발생 회로
|
