| 3 |
3
안테나를 통해 수신되는 수신 신호에 포함된 저대역 신호와 고대역 신호를 분리하는 다이플렉서에 있어서,상기 안테나와 연결되고, 상기 수신 신호를 입력받는 분기 노드; 및상기 분기 노드를 통해 입력되는 상기 수신 신호에서 상기 고대역 신호를 통과시키도록 델타 형으로 연결된 제1, 제2 및 제3 커패시터를 포함하는 고역 통과 필터를 포함하되,상기 고역 통과 필터는,제1 영역과 제2 영역이 정의된 제1 패턴;상기 제1 패턴의 하부에 형성되고, 상기 제1 패턴의 상기 제1 영역과 오버랩되어, 상기 제1 커패시터의 제1-1 캐패시턴스를 형성하는 제2 패턴;상기 제2 패턴의 하부에 형성되고, 제3 영역과 제4 영역이 정의된 제3 패턴으로서, 상기 제3 영역이 상기 제2 패턴과 오버랩되어 상기 제2 커패시터의 제2-1 캐패시턴스를 형성하고, 상기 제4 영역이 상기 제1 패턴의 제2 영역과 오버랩되어 상기 제3 커패시터의 제3-1 캐패시턴스를 형성하는 제3 패턴;상기 제3 패턴의 하부에 형성되고, 상기 제3 패턴의 상기 제3 영역과 오버랩되어 상기 제2 커패시터의 제2-2 캐패시턴스를 형성하는 제4 패턴; 및상기 제4 패턴의 하부에 형성되고, 제5 영역과 제6 영역이 정의된 제5 패턴으로서, 상기 제5 영역과 상기 제4 패턴이 오버랩되어 상기 제1 커패시터의 제1-2 캐패시턴스를 형성하고, 상기 제6 영역과 상기 제3 패턴의 상기 제4 영역이 오버랩되어 상기 제3 커패시터의 제3-2 캐패시턴스를 형성하는 제5 패턴을 포함하는 다이플렉서
|
| 5 |
5
제3항에 있어서, 상기 제1 커패시터와 상기 제2 커패시터 간의 공통 노드와 접지 사이에 연결되고, 상기 제2 패턴과 전기적으로 연결되는 인덕터를 더 포함하고,상기 인덕터는,상기 제1 패턴과 동일한 층에 형성되어, 상기 제2 패턴과 전기적으로 연결되는 제1 인덕터 패턴; 및상기 제1 인덕터 패턴의 상부에 형성되어, 상기 제1 인덕터 패턴과 전기적으로 연결되는 제2 인덕터 패턴을 포함하는 것을 특징으로 하는 다이플렉서
|
