| 1 |
1
삭제
|
| 2 |
2
삭제
|
| 3 |
3
전압 제어 발진기에 있어서,기준전압에 대해 VCO(Voltage Controlled Oscillator) 코어 회로의 가상전원을 안정된 상태로 유지시키기 위한 레귤레이팅 수단; 및상기 레귤레이팅 수단의 제1 트랜지스터 각각에 대응되도록 제2 트랜지스터를 구비하고, 상기 제1 및 제2 트랜지스터 각각에 의해 형성된 폐회로 루프의 음의 되먹임 상태를 이용하여 상기 가상전원의 전원노이즈를 제거하기 위한 전원노이즈 제거 수단을 포함하되,상기 제1 트랜지스터는, 제1 NMOS 트랜지스터 및 제1 증폭용 트랜지스터를 포함하고,상기 제2 트랜지스터는, 제2 NMOS 트랜지스터 및 제2 증폭용 트랜지스터를 포함하며,상기 제1 NMOS 트랜지스터는, 소스단에 상기 VCO 코어회로가 연결되고 드레인단에 상기 기준전압이 연결되어 캐스코드된 상태를 형성하며, 상기 제1 증폭용 트랜지스터의 출력이 게이트단에 연결되고 상기 제1 증폭용 트랜지스터의 음의 입력단이 소스단에 연결됨에 따라 상기 제1 증폭용 트랜지스터와 폐회로 루프를 형성하고,상기 제2 NMOS 트랜지스터는, 소스단에 상기 VCO 코어 회로와 등가의 임피던스값을 갖는 리플리카(replica) 회로가 연결되고 드레인단에 상기 기준전압이 연결되어 캐스코드된 상태를 형성하며, 상기 제2 증폭용 트랜지스터의 출력이 게이트단에 연결되고 상기 제2 증폭용 트랜지스터의 음의 입력단이 소스단에 연결됨에 따라 상기 제2 증폭용 트랜지스터와 폐회로 루프를 형성하는, 전원노이즈에 강인한 전압 제어 발진기
|
| 4 |
4
제 3 항에 있어서,상기 제2 NMOS 트랜지스터는, 상기 전원노이즈를 검출하고 상기 제1 NMOS 트랜지스터와 동일한 사이즈를 갖고,상기 제2 증폭용 트랜지스터는, 상기 제1 증폭용 트랜지스터 각각에 대응되어 상기 제1 증폭용 트랜지스터의 증폭도에 따라 사이즈가 결정되는, 전원노이즈에 강인한 전압 제어 발진기
|
| 5 |
5
제 3 항에 있어서,상기 제1 및 제2 NMOS 트랜지스터는,딥엔웰(Deep N-WELL) 안에 만들어져서, 바디(body)가 소스에 연결되는, 전원노이즈에 강인한 전압 제어 발진기
|
| 6 |
6
제 3 항에 있어서,상기 제1 및 제2 증폭용 트랜지스터는,각 음의 되먹임 신호를 합하는 PMOS 로드와 공통으로 연결되는, 전원노이즈에 강인한 전압 제어 발진기
|
| 7 |
7
제 3 항에 있어서,상기 기준전압은, 스타트업 회로 및 밴드갭 기준전압 발생 회로를 포함하는 밴드갭 기준전압 회로에 의해 생성되고, 상기 가상전원은, 상기 제1 NMOS 트랜지스터의 소스전압으로 상기 VCO 코어 회로의 전원을 공급하며, 상기 전원노이즈는, 전원전압(VDD)을 통해 유입되는 노이즈인, 전원노이즈에 강인한 전압 제어 발진기
|
| 8 |
8
통신 장치에 있어서,레귤레이터의 제1 트랜지스터 각각에 대응되는 제2 트랜지스터를 구비하고, 상기 제1 및 제2 트랜지스터 각각에 의해 형성된 폐회로 루프의 음의 되먹임 상태를 이용하여, 기준전압에 대해 코어 회로의 가상전원의 전원노이즈를 제거한 후 단일 주파수를 제공하기 위한 전압 제어 발진 수단; 및상기 단일 주파수를 이용하여 주파수 변환을 수행하기 위한 믹싱 수단을 포함하되,상기 제1 트랜지스터는, 제1 NMOS 트랜지스터 및 제1 증폭용 트랜지스터를 포함하고,상기 제2 트랜지스터는, 제2 NMOS 트랜지스터 및 제2 증폭용 트랜지스터를 포함하며,상기 제1 NMOS 트랜지스터는, 소스단에 상기 코어 회로가 연결되고 드레인단에 상기 기준전압이 연결되어 캐스코드된 상태를 형성하며, 상기 제1 증폭용 트랜지스터의 출력이 게이트단에 연결되고 상기 제1 증폭용 트랜지스터의 음의 입력단이 소스단에 연결됨에 따라 상기 제1 증폭용 트랜지스터와 폐회로 루프를 형성하고,상기 제2 NMOS 트랜지스터는, 소스단에 상기 코어 회로와 등가의 임피던스값을 갖는 리플리카(replica) 회로가 연결되고 드레인단에 상기 기준전압이 연결되어 캐스코드된 상태를 형성하며, 상기 제2 증폭용 트랜지스터의 출력이 게이트단에 연결되고 상기 제2 증폭용 트랜지스터의 음의 입력단이 소스단에 연결됨에 따라 상기 제2 증폭용 트랜지스터와 폐회로 루프를 형성하는, 통신 장치
|
