1 |
1
반도체 기판 상에 금속 박막을 형성하는 단계;상기 금속 박막에 이온빔을 조사하여 나노선을 성장시키고자 하는 위치의 금속을 금속 실리사이드로 변태시키는 단계;상기 금속 실리사이드를 제외한 금속 박막을 제거하는 단계; 및상기 금속 실리사이드를 촉매로 VLS(Vapor Liquid Solid) 성장법에 의해 반도체 기판에 수직이 되도록 반도체 나노선을 성장시키는 단계;를 포함하는 반도체 나노선의 제조방법
|
2 |
2
제1항에 있어서,상기 반도체 기판은 Si, Ge, C, Ga, As, P, B, Zn, Se, S, Cd, Sn, Al, In, SiGe, GaAs, AlGaAs, GaAsP, InAs, Sn, InAsP, InGaAs, AlAs, InP, GaP, ZnSe, CdS, ZnCdS, CdSe 및 이들의 조합으로 이루어진 군에서 선택된 1종을 포함하는 것인 반도체 나노선의 제조방법
|
3 |
3
제1항에 있어서,상기 반도체 기판은 Si를 포함하는 것인 반도체 나노선의 제조방법
|
4 |
4
제1항에 있어서,상기 금속 박막은 금, 니켈 , 티타늄 , 코발트 및 이들의 조합으로 이루어진 군에서 선택된 1종인 것인 반도체 나노선의 제조방법
|
5 |
5
제1항에 있어서,상기 금속 박막은 스퍼터링, 이온빔 증착법, 화학적 증착법, 및 플라즈마 증착법으로 이루어진 군에서 선택된 1종의 방법으로 증착되는 것인 반도체 나노선의 제조방법
|
6 |
6
제1항에 있어서,상기 나노선을 성장시키고자 하는 위치는 이온빔을 종횡으로 라인 맵핑하여 각각의 라인이 교차하는 위치로 조절되는 것인 반도체 나노선의 제조방법
|
7 |
7
제1항에 있어서,상기 이온빔 조사는 150 내지 300 ℃에서 수행하는 것인 반도체 나노선의 제조방법
|
8 |
8
제1항에 있어서,상기 이온빔은 60 내지 100 keV의 Ar+ 이온을 1x 1018 내지 1x 1015 ions/cm2의 도즈량으로 조사하는 것인 반도체 나노선의 제조방법
|
9 |
9
제1항에 있어서,상기 금속 박막의 제거는 습식 식각으로 수행하는 것인 반도체 나노선의 제조방법
|
10 |
10
제1항에 있어서,상기 VLS 성장법은 400 내지 900 ℃에서 인-시튜(in-situ)로 반응 가스를 50 내지 400 sccm의 속도로 흘려주어 수행하는 것인 반도체 나노선의 제조방법
|
11 |
11
제10항에 있어서,상기 반응 가스는 디클로로 실란(DCS, dichlorosilane), 테트라클로로 실란(TCS, Tetrachloro silane), 실란(SiH4) 및 이들의 조합으로 이루어진 군에서 선택된 1종인 것인 반도체 나노선의 제조방법
|
12 |
12
제1항 내지 제11항 중 어느 한 항의 제조방법에 의해 제조된 반도체 나노선
|
13 |
13
제12항에 있어서,상기 반도체 나노선은 직경이 5 내지 100 nm인 것인 반도체 나노선
|
14 |
14
제1항 내지 제11항 중 어느 한 항의 제조방법에 의해 제조되며, 반도체 기판에 대해 수직하게 형성된 반도체 나노선;상기 반도체 나노선의 표면에 형성된 게이트 절연막; 및상기 반도체 나노선을 감싸도록 순차적으로 적층된 제1 층간 절연막, 게이트 전극 및 제2 층간 절연막;을 포함하는 반도체 소자
|
15 |
15
제14항에 있어서,상기 반도체 소자는 제1 및 제2 층간 절연막과 게이트 전극 사이에 형성된 제1 및 제2 절연막 스페이스를 더욱 포함하는 반도체 소자
|
16 |
16
반도체 기판 상에 금속 박막을 형성하는 단계;상기 금속 박막에 이온빔을 조사하여 나노선을 성장시키고자 하는 위치의 금속을 금속 실리사이드로 변태시키는 단계;상기 금속 실리사이드를 제외한 금속 박막을 제거하는 단계; 및상기 금속 실리사이드를 촉매로 VLS(Vapor Liquid Solid) 성장법에 의해 반도체 기판에 수직이 되도록 반도체 나노선을 성장시키는 단계;상기 반도체 나노선 표면에 게이트 절연막을 형성하는 단계; 및상기 반도체 나노선 사이에 제1 층간 절연막, 게이트 도전막 및 제2 층간 절연막을 순차적으로 형성하여 게이트 전극, 소스 및 드레인을 형성하는 단계;를 포함하여 제조하는 제14항의 반도체 소자의 제조방법
|
17 |
17
제16항에 있어서,추가로 상기 제1 층간 절연막과 게이트 도전막의 형성 단계 사이에 제1 절연막 스페이스를 형성하는 단계를 수행하고, 상기 게이트 도전막과 제2 층간 절연막의 형성 단계 사이에 제2 절연막 스페이스를 형성하는 단계를 수행하는 것인 반도체 소자의 제조방법
|