맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

나노선 형성방법 및 이를 이용한 열전소자 제조방법

  • 기술번호 : KST2014043717
  • 담당센터 : 인천기술혁신센터
  • 전화번호 : 032-420-3580
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 나노선 형성방법 및 이를 이용한 열전소자 제조방법이 개시된다. 본 발명에 따른 열전소자 제조방법은 기판 상에 금속 실리사이드로 이루어진 하부전극을 형성하고, 하부전극 상에 실리콘 및 저머늄 중 적어도 어느 하나를 함유하는 반도체층을 형성하고, 반도체층 상에 패턴이 형성되어 있는 마스크를 형성한다. 그리고 기판 상에 반도체층과 마스크가 순차적으로 적층된 적층구조물을 전해질 용액에 담그고 전해질 용액에 전류를 인가하는 전기화학적 식각 방법을 통해 반도체층을 식각하여 다공성 반도체 구조체 또는 반도체 기둥을 형성하고, 마스크를 제거한다. 그리고 다공성 반도체 구조체 또는 반도체 기둥의 표면을 산화시키는 과정 및 습식식각을 통해 다공성 반도체 구조체 또는 반도체 기둥 표면에 형성된 산화물을 제거하는 과정을 적어도 1회 순차적으로 수행하여 반도체 나노선을 형성한다. 그리고 반도체 나노선에 도펀트를 도핑하고, 하부전극 상의 반도체 나노선 사이 영역에 절연체를 형성하고, 절연체 및 반도체 나노선 상에 상부전극을 형성한다. 본 발명에 따른 나노선을 이용한 열전소자 제조방법에 의하면, 반도체 나노선 형성 전에 금속 실리사이드로 이루어진 하부전극이 형성되므로 별도의 추가 공정 없이 하부전극을 형성할 수 있다. 또한 상술한 바와 같이 반도체 나노선의 직경, 길이 및 위치 제어가 용이할 뿐 아니라 열전성능지수 값이 3 이상이 되도록 할 수 있다.
Int. CL H01L 21/02 (2006.01.01) H01L 21/78 (2006.01.01) H01L 21/306 (2006.01.01) H01L 29/06 (2006.01.01) H01L 35/34 (2006.01.01)
CPC H01L 21/02603(2013.01) H01L 21/02603(2013.01) H01L 21/02603(2013.01) H01L 21/02603(2013.01) H01L 21/02603(2013.01) H01L 21/02603(2013.01)
출원번호/일자 1020080026810 (2008.03.24)
출원인 한양대학교 산학협력단
등록번호/일자 10-0942181-0000 (2010.02.05)
공개번호/일자 10-2009-0101585 (2009.09.29) 문서열기
공고번호/일자 (20100211) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2008.03.24)
심사청구항수 28

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한양대학교 산학협력단 대한민국 서울특별시 성동구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이정호 대한민국 서울 강남구
2 윤종혁 대한민국 경기 안산시 상록구
3 엄한돈 대한민국 서울 종로구
4 서홍석 대한민국 인천 부평구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 송경근 대한민국 서울특별시 서초구 서초대로**길 ** (방배동) 기산빌딩 *층(엠앤케이홀딩스주식회사)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한양대학교 에리카산학협력단 경기도 안산시 상록구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2008.03.24 수리 (Accepted) 1-1-2008-0210199-60
2 선행기술조사의뢰서
Request for Prior Art Search		 2009.10.12 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2009.11.10 수리 (Accepted) 9-1-2009-0059804-29
4 등록결정서
Decision to grant		 2010.02.03 발송처리완료 (Completion of Transmission) 9-5-2010-0049434-67
5 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.06.05 수리 (Accepted) 4-1-2014-5068294-39
6 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.16 수리 (Accepted) 4-1-2015-5022074-70
7 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.08.05 수리 (Accepted) 4-1-2019-5155816-75
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.08.06 수리 (Accepted) 4-1-2019-5156285-09
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판 상에 금속 실리사이드(metal silicide)를 형성하는 단계; 복수의 실리콘(Si)층 및 상기 복수의 실리콘층 사이에 형성된 실리콘-저머늄(SiGe) 초격자(superlattice)층으로 이루어진 반도체층을 상기 금속 실리사이드 상에 형성하는 단계; 상기 반도체층 상에 패턴이 형성되어 있는 마스크를 형성하는 단계; 상기 기판 상에 상기 반도체층과 상기 마스크가 순차적으로 적층된 적층구조물을 전해질 용액에 담그고 상기 전해질 용액에 전류를 인가하는 전기화학적 식각(electrochemical etching) 방법을 통해 상기 반도체층을 식각하여 다공성 반도체 구조체 또는 반도체 기둥을 형성하는 단계; 상기 마스크를 제거하는 단계; 및 상기 다공성 반도체 구조체 또는 반도체 기둥의 표면을 산화시키는 과정 및 습식식각(wet etching)을 통해 상기 다공성 반도체 구조체 또는 반도체 기둥 표면에 형성된 산화물을 제거하는 과정을 적어도 1회 순차적으로 수행하여 반도체 나노선을 형성하는 단계;를 포함하는 것을 특징으로 하는 나노선 형성방법
2 2
제1항에 있어서, 상기 반도체 나노선을 형성하는 단계 이후에, 상기 반도체 나노선을 수소 분위기에서 열처리하여 상기 반도체 나노선의 단면의 형상을 원형으로 만드는 단계;를 더 포함하는 것을 특징으로 하는 나노선 형성방법
3 3
제1항에 있어서, 상기 기판은 Si, Ge, C, Ga, As, P, B, Zn, Se, S, Cd, Sn, Al, In, SiGe, GaAs, AlGaAs, GaAsP, InAs, Sn, InAsP, InGaAs, AlAs, InP, GaP, ZnSe, CdS, ZnCdS 및 CdSe 중에서 선택된 1종 이상으로 이루어진 것을 특징으로 하는 나노선 형성방법
4 4
제1항에 있어서, 상기 금속 실리사이드 및 상기 반도체층은 에피택셜(epitaxial) 성장법으로 형성시키는 것을 특징으로 하는 나노선 형성방법
5 5
제1항에 있어서, 상기 금속은 니켈(Ni), 코발트(Co) 및 티타늄(Ti) 중 적어도 어느 하나인 것을 특징으로 하는 나노선 형성방법
6 6
제1항에 있어서, 상기 실리콘-저머늄 초격자층은 실리콘 박막과 실리콘-저머늄 박막이 교번적으로 적층된 구조인 것을 특징으로 하는 나노선 형성방법
7 7
제1항에 있어서, 상기 전해질 용액은 불산(HF)을 함유한 용액인 것을 특징으로 하는 나노선 형성방법
8 8
제7항에 있어서, 상기 전해질 용액은 디메틸포름아마이드(dimethylformamide ; DMF), 에탄올(ethanol), 2-프로판올(2-propanol) 및 탈이온수(deionized water ; DI water) 중 적어도 어느 하나를 더 함유하는 것을 특징으로 하는 나노선 형성방법
9 9
제1항에 있어서, 상기 다공성 반도체 구조체 또는 반도체 기둥을 산화시키는 과정은, 건식산화법에 의해 상기 다공성 반도체 구조체 또는 반도체 기둥의 표면을 산화시키는 과정인 것을 특징으로 하는 나노선 형성방법
10 10
제1항에 있어서, 상기 산화물을 제거하는 과정은, 상기 다공성 반도체 구조체 또는 반도체 기둥 표면에 형성된 산화물을 불산 용액에 노출시키는 과정인 것을 특징으로 하는 나노선 형성방법
11 11
기판 상에 금속 실리사이드로 이루어진 하부전극을 형성하는 단계; 상기 하부전극 상에 실리콘 및 저머늄 중 적어도 어느 하나를 함유하는 반도체층을 형성하는 단계; 상기 반도체층 상에 패턴이 형성되어 있는 마스크를 형성하는 단계; 상기 기판 상에 상기 반도체층과 상기 마스크가 순차적으로 적층된 적층구조물을 전해질 용액에 담그고 상기 전해질 용액에 전류를 인가하는 전기화학적 식각 방법을 통해 상기 반도체층을 식각하여 다공성 반도체 구조체 또는 반도체 기둥을 형성하는 단계; 상기 마스크를 제거하는 단계; 상기 다공성 반도체 구조체 또는 반도체 기둥의 표면을 산화시키는 과정 및 습식식각을 통해 상기 다공성 반도체 구조체 또는 반도체 기둥 표면에 형성된 산화물을 제거하는 과정을 적어도 1회 순차적으로 수행하여 반도체 나노선을 형성하는 단계; 상기 반도체 나노선에 도펀트(dopant)를 도핑(doping)하는 단계; 상기 하부전극 상의 상기 반도체 나노선 사이 영역에 절연체를 형성하는 단계; 및 상기 절연체 및 상기 반도체 나노선 상에 상부전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 열전소자 제조방법
12 12
제11항에 있어서, 상기 반도체 나노선을 형성하는 단계와 상기 반도체 나노선에 도펀트를 도핑하는 단계 사이에, 상기 반도체 나노선을 수소 분위기에서 열처리하여 상기 반도체 나노선의 단면의 형상을 원형으로 만드는 단계;를 더 포함하는 것을 특징으로 하는 열전소자 제조방법
13 13
제11항에 있어서, 상기 기판은 Si, Ge, C, Ga, As, P, B, Zn, Se, S, Cd, Sn, Al, In, SiGe, GaAs, AlGaAs, GaAsP, InAs, Sn, InAsP, InGaAs, AlAs, InP, GaP, ZnSe, CdS, ZnCdS 및 CdSe 중에서 선택된 1종 이상으로 이루어진 것을 특징으로 하는 열전소자 제조방법
14 14
제11항에 있어서, 상기 금속 실리사이드 및 상기 반도체층은 에피택셜 성장법으로 형성시키는 것을 특징으로 하는 열전소자 제조방법
15 15
제11항에 있어서, 상기 금속은 니켈(Ni), 코발트(Co) 및 티타늄(Ti) 중 적어도 어느 하나인 것을 특징으로 하는 열전소자 제조방법
16 16
제11항에 있어서, 상기 반도체층은 복수의 실리콘층 및 상기 복수의 실리콘층 사이에 형성된 실리콘-저머늄 초격자층으로 이루어진 것을 특징으로 하는 열전소자 제조방법
17 17
제16항에 있어서, 상기 실리콘-저머늄 초격자층은 실리콘 박막과 실리콘-저머늄 박막이 교번적으로 적층된 구조인 것을 특징으로 하는 열전소자 제조방법
18 18
제11항에 있어서, 상기 전해질 용액은 불산을 함유한 용액인 것을 특징으로 하는 열전소자 제조방법
19 19
제11항에 있어서, 상기 다공성 반도체 구조체 또는 반도체 기둥을 산화시키는 과정은, 건식산화법에 의해 상기 다공성 반도체 구조체 또는 반도체 기둥의 표면을 산화시키는 과정인 것을 특징으로 하는 열전소자 제조방법
20 20
제11항에 있어서, 상기 산화물을 제거하는 과정은, 상기 다공성 반도체 구조체 또는 반도체 기둥 표면에 형성된 산화물을 불산 용액에 노출시키는 과정인 것을 특징으로 하는 열전소자 제조방법
21 21
제11항에 있어서, 상기 반도체 나노선에 도펀트를 도핑하는 단계는, 상기 반도체 나노선을 유기체에 노출시켜 상기 반도체 나노선 표면에 도펀트를 부착하는 단계; 및 상기 도펀트가 부착된 반도체 나노선을 열처리하여 상기 반도체 나노선 내부로 상기 도펀트가 확산되도록 하는 단계;를 포함하는 것을 특징으로 하는 열전소자 제조방법
22 22
제21항에 있어서, 상기 반도체 나노선에 표면에 도펀트를 부착하는 단계는, 상기 하부전극 상에 형성된 반도체 나노선 중 p형 반도체 나노선을 형성하고자 하는 영역에 형성되어 있는 반도체 나노선 표면에 p형 도펀트를 부착하는 단계; 및 상기 하부전극 상에 형성된 반도체 나노선 중 n형 반도체 나노선을 형성하고자 하는 영역에 형성되어 있는 반도체 나노선 표면에 n형 도펀트를 부착하는 단계;를 포함하는 것을 특징으로 하는 열전소자 제조방법
23 23
제22항에 있어서, 상기 p형 도펀트를 부착하는 단계는, 상기 n형 반도체 나노선을 형성하고자 하는 영역에 형성되어 있는 반도체 나노선에 p형 도펀트가 도핑되지 않도록 상기 n형 반도체 나노선을 형성하고자 하는 영역에 차단층을 형성하는 단계; 및 상기 p형 반도체 나노선을 형성하고자 하는 영역에 형성되어 있는 반도체 나노선을 알릴보론산 피나콜 에스테르(allylboronic acid pinacol ester)를 메시틸렌(mesitylene) 또는 도데센(dodecene)과 혼합하여 제조한 용액에 노출시켜, p형 도펀트를 상기 p형 반도체 나노선을 형성하고자 하는 영역에 형성되어 있는 반도체 나노선의 표면에 부착시키는 단계;를 포함하는 것을 특징으로 하는 열전소자 제조방법
24 24
제22항에 있어서, 상기 n형 도펀트를 부착하는 단계는, 상기 p형 반도체 나노선을 형성하고자 하는 영역에 형성되어 있는 반도체 나노선에 n형 도펀트가 도핑되지 않도록 상기 p형 반도체 나노선을 형성하고자 하는 영역에 차단층을 형성하는 단계; 및 상기 n형 반도체 나노선을 형성하고자 하는 영역에 형성되어 있는 반도체 나노선을 디에틸-프로필포스포네이트(diethyl-propylphosphonate)를 메시틸렌(mesitylene) 또는 도데센(dodecene)과 혼합하여 제조한 용액에 노출시켜, n형 도펀트를 상기 n형 반도체 나노선을 형성하고자 하는 영역에 형성되어 있는 반도체 나노선의 표면에 부착시키는 단계;를 포함하는 것을 특징으로 하는 열전소자 제조방법
25 25
제23항 또는 제24항에 있어서, 상기 차단층은 폴리머(polymer)로 이루어진 것을 특징으로 하는 열전소자 제조방법
26 26
제22항에 있어서, 상기 하부전극은 일 방향으로 길게 뻗은 형상으로 형성되고, 상기 상부전극은 상기 하부전극의 형성방향과 서로 다른 방향으로 형성하되, 상기 p형 반도체 나노선을 형성하고자 하는 영역과 상기 n형 반도체 나노선을 형성하고자 하는 영역에 형성된 상부전극은 서로 전기적으로 절연되도록 하는 것을 특징으로 하는 열전소자 제조방법
27 27
제11항에 있어서, 상기 상부전극은 백금(Pt), 이리듐(Ir), 루쎄늄(Ru), 금(Au), 오스뮴(Os), 레니움(Re), 니켈, 코발트, 질화탄탈룸(TaN), 질화하프늄(HfN) 및 질화지르코늄(ZrN) 중에서 선택된 1종 이상으로 이루어진 것을 특징으로 하는 열전소자 제조방법
28 28
제11항에 있어서, 상기 절연체는 폴리머인 것을 특징으로 하는 열전소자 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 한국산업기술재단 한양대학교 산학협력중심대학육성사업 나노구조체 제작을 위한 전기화학적 식각용 세정장비 개발