| 1 |
1
플래시 메모리 소자의 제조 방법에 있어서, (a) 반도체 기판 상에 소자 분리막을 형성하여 미리 설정된 액티브 영역의 상부에 터널 산화막을 형성하는 단계;(b) 상기 터널 산화막의 상부에 제1 플로팅 게이트를 증착하는 단계;(c) 상기 제1 플로팅 게이트의 상부에 유전체를 증착하는 단계;(d) 상기 유전체의 상부에 제2 플로팅 게이트를 증착하는 단계;(e) 상기 제2 플로팅 게이트의 상부에 게이트 산화막을 증착하는 단계; 및(f) 상기 게이트 산화막의 상부에 컨트롤 게이트를 증착하는 단계를 포함하되, 상기 유전체는 배리어 산화막이고, 상기 배리어 산화막은 상기 터널 산화막보다 터널링을 위한 문턱 전압이 낮은 것을 특징으로 하는 다중 플로팅 게이트를 가진 플래시 메모리 소자 제조 방법
|
| 2 |
2
제1항에 있어서, 상기 제1 플로팅 게이트 및 상기 제2 플로팅 게이트는 상기 터널 산화막과 평행하게 다층 구조로 증착되는 다중 플로팅 게이트를 가진 플래시 메모리 소자 제조 방법
|
| 3 |
3
삭제
|
| 4 |
4
삭제
|
| 5 |
5
제1항에 있어서, 상기 배리어 산화막은 상기 터널 산화막보다 얇은 다중 플로팅 게이트를 가진 플래시 메모리 소자 제조 방법
|
| 6 |
6
제1항에 있어서, 상기 제1 플로팅 게이트 또는 상기 제2 플로팅 게이트는 폴리실리콘이나 Si3N4로 만들어지는 다중 플로팅 게이트를 가진 플래시 메모리 소자 제조 방법
|
| 7 |
7
플래시 메모리 소자에 있어서, 반도체 기판 상에 소자 분리막을 형성하여 미리 설정된 액티브 영역의 상부에 형성되는 터널 산화막;상기 터널 산화막의 상부에 증착되고 유전체로 구분되는 다층 구조로 형성되어 있는 2개 이상의 플로팅 게이트;상기 플로팅 게이트 중 최상층의 플로팅 게이트의 상부에 증착되는 게이트 산화막; 및상기 게이트 산화막의 상부에 증착되는 컨트롤 게이트를 포함하되,상기 유전체는 배리어 산화막이고, 상기 배리어 산화막은 상기 터널 산화막보다 터널링을 위한 문턱 전압이 낮은 것을 특징으로 하는 다중 플로팅 게이트를 가진 플래시 메모리 소자
|
| 8 |
8
제7항에 있어서, 상기 플로팅 게이트는 상기 터널 산화막과 평행하게 다층 구조로 증착되는 다중 플로팅 게이트를 가진 플래시 메모리 소자
|
| 9 |
9
삭제
|
| 10 |
10
삭제
|
| 11 |
11
제7항에 있어서, 상기 배리어 산화막은 상기 터널 산화막보다 얇은 다중 플로팅 게이트를 가진 플래시 메모리 소자
|
| 12 |
12
제7항에 있어서, 상기 플로팅 게이트는 폴리실리콘이나 Si3N4로 만들어지는 다중 플로팅 게이트를 가진 플래시 메모리 소자
|
