| 1 |
1
복수의 주사선 중 선택된 주사선으로부터 출력되는 선택신호에 의해 턴온되고, 비선택신호에 의해 턴오프되는 트랜지스터(T2)와, 상기 트랜지스터(T2)를 통해 입력되는 휘도 정보에 해당하는 전압을 전달받아 커패시터(Cs)에 저장되도록 하는 트랜지스터(T1)와, 상기 트랜지스터(T1)에 의해 공급되는 구동전류에 의해 발광되는 유기 발광 다이오드를 포함하여 이루어진 화소회로에서 사용되는 박막 트랜지스터에 있어서,절연 기판 상에 형성되는 게이트 전극;상기 게이트 전극 상에 형성되는 게이트 절연막;상기 게이트 절연막 상에 형성되는 다결정 실리콘층;상기 다결정 실리콘층 상에 형성되는 비정질 실리콘층;상기 비정질 실리콘층 상에 형성되는 소스/드레인 전극을 포함하여 이루어진 것을 특징으로 하는 박막 트랜지스터
|
| 2 |
2
청구항 1에 있어서,상기 비정질 실리콘층 상에 인(P)이 고농도로 도핑된 오믹층이 더 형성되는 것을 특징으로 하는 박막 트랜지스터
|
| 3 |
3
청구항 1 또는 청구항 2에 있어서,상기 게이트 절연막은 실리콘 산화막인 것을 특징으로 하는 박막 트랜지스터
|
| 4 |
4
청구항 3에 있어서,상기 박막 트랜지스터는 표시장치에 포함되는 화소회로 내의 트랜지스터로 사용되는 것을 특징으로 하는 박막 트랜지스터
|
| 5 |
5
청구항 1 또는 청구항 2에 있어서,상기 박막 트랜지스터는 상기 절연 기판 상부에 다결정 실리콘층과 비정질 실리콘층이 형성되는 평면형 박막 트랜지스터인 것을 특징으로 하는 박막 트랜지스터
|
| 6 |
6
청구항 1 또는 청구항 2에 있어서,상기 박막 트랜지스터는 상기 절연 기판 상부에 소스 및 드레인 전극이 형성되는 스태거드형 박막 트랜지스터인 것을 특징으로 하는 박막 트랜지스터
|
| 7 |
7
복수의 주사선 중 선택된 주사선으로부터 출력되는 선택신호에 의해 턴온되고, 비선택신호에 의해 턴오프되는 트랜지스터(T2)와, 상기 트랜지스터(T2)를 통해 입력되는 휘도 정보에 해당하는 전압을 전달받아 커패시터(Cs)에 저장되도록 하는 트랜지스터(T1)와, 상기 트랜지스터(T1)에 의해 공급되는 구동전류에 의해 발광되는 유기 발광 다이오드를 포함하여 이루어진 화소회로에서 사용되는 박막 트랜지스터를 제조하는 방법에 있어서,절연 기판 상에 게이트 전극을 형성하는 단계;상기 게이트 전극 상에 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상에 다결정 실리콘층을 형성하는 단계;상기 다결정 실리콘층 상에 비정질 실리콘층을 형성하는 단계;상기 비정질 실리콘층 상에 소스/드레인 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 박막 트랜지스터 제조 방법
|
| 8 |
8
청구항 7에 있어서,상기 비정질 실리콘층과 소스/드레인 전극 사이에 인(P)이 고농도로 도핑된 오믹층을 형성시키는 단계를 더 포함하는 것을 특징으로 하는 박막 트랜지스터 제조 방법
|
| 9 |
9
청구항 7 또는 청구항 8에 있어서,상기 게이트 절연막은 실리콘 산화막인 것을 특징으로 하는 박막 트랜지스터 제조 방법
|
| 10 |
10
청구항 9에 있어서,상기 게이트 절연막의 두께는 50㎚ ~ 1000㎚ 사이의 범위인 것을 특징으로 하는 박막 트랜지스터 제조 방법
|
| 11 |
11
청구항 7에 있어서, 상기 다결정 실리콘층을 형성하는 단계는,상기 게이트 절연막 상부에 비정질 실리콘층을 형성하는 공정, 상기 비정질 실리콘층 상부에 금속 박막을 형성하는 공정, 상기 비정질 실리콘층을 금속 유도 결정화 방법으로 결정화하여 다결정 실리콘층을 형성하는 공정을 포함하여 이루어진 것을 특징으로 하는 박막 트랜지스터 제조 방법
|
| 12 |
12
청구항 7에 있어서, 상기 다결정 실리콘층을 형성하는 단계는,상기 게이트 절연막 상부에 비정질 실리콘층을 형성하는 공정, 상기 비정질 실리콘층 상부에 덮개층을 형성하는 공정, 상기 덮개층 상부에 금속 박막을 형성하는 공정, 상기 비정질 실리콘층을 금속 유도 결정화 방법으로 결정화하여 다결정 실리콘층을 형성하는 공정을 포함하여 이루어진 것을 특징으로 하는 박막 트랜지스터 제조 방법
|
| 13 |
13
청구항 11 또는 청구항 12에 있어서,상기 다결정 실리콘층은 레이져 또는 열처리에 의하여 결정화되는 것을 특징으로 하는 박막 트랜지스터 제조 방법
|
| 14 |
14
청구항 13에 있어서,상기 열처리는 400℃ ~ 700℃ 사이의 범위에서 이루어진 것을 특징으로 하는 박막 트랜지스터 제조 방법
|
| 15 |
15
청구항 11 또는 청구항 12에 있어서,상기 비정질 실리콘층의 두께는 30㎚ ~ 300㎚ 사이의 범위인 것을 특징으로 하는 박막 트랜지스터 제조 방법
|
| 16 |
16
청구항 11 또는 청구항 12에 있어서,상기 금속 박막은 니켈(Ni), 코발트(Co), 팔라듐(Pd), 백금(Pt), 철(Fe), 구리(Cu), 은(Ag), 금(Au), 인듐(In), 주석(Sn), 비소(As) 및 안티몬(Sb) 중 어느 하나 또는 이들의 합금으로 이루어지는 것을 특징으로 하는 박막 트랜지스터 제조 방법
|
| 17 |
17
청구항 16에 있어서,상기 금속 박막은 면 밀도가 1012 ~ 1015 cm-2 사이의 범위인 것을 특징으로 하는 박막 트랜지스터 제조 방법
|
| 18 |
18
청구항 16에 있어서,상기 금속 박막의 두께는 0
|
| 19 |
19
청구항 16에 있어서,상기 금속 박막은 이온 주입법, 플라즈마를 이용한 화학기상증착법, 스퍼터링법 및 산 용액에 용해된 액상의 금속을 코팅하거나 점성이 있는 유기막과 액상의 금속을 혼합하여 스핀 코팅하는 방법 중 어느 하나를 이용하여 증착되는 것을 특징으로 하는 박막 트랜지스터 제조 방법
|
| 20 |
20
청구항 12에 있어서,상기 덮개층은 실리콘 질화막 또는 실리콘 질화 산화막인 것을 특징으로 하는 박막 트랜지스터 제조 방법
|
| 21 |
21
청구항 20에 있어서,상기 덮개층의 두께는 5㎚ ~ 500㎚ 사이의 범위인 것을 특징으로 하는 박막 트랜지스터 제조 방법
|
