1 |
1
입력 신호에 응답하여 전원 전압을 제 1 노드에 인가하고, 기준 신호에 응답하여 상기 입력 신호를 제 2 노드에 인가하는 입력부;상기 제 1 노드의 전압 레벨에 따라 상기 전원 전압을 상기 제 2 노드에 인가하는 부트스트래핑부; 및상기 기준 신호에 응답하여 상기 입력 신호를 출력 단자로 인가하고, 상기 제 1 노드의 전압 레벨에 따라 상기 전원 전압을 상기 출력 단자로 인가하는 출력부를 포함하되,상기 부트스트래핑부는 상기 제 1 및 제 2 노드 사이에 위치한 커패시터를 포함하고, 상기 입력 신호가 제 1 전압 레벨로부터 제 2 전압 레벨로 천이되면, 상기 부트스트래핑부는 상기 제 1 노드의 전압 레벨을 상기 전원 전압보다 높게 상승시키며,상기 제 1 전압 레벨은 상기 제 2 전압 레벨보다 낮은 레벨을 가지며, 상기 제 2 전압 레벨은 상기 기준 신호 보다는 높고 상기 전원 전압 보다는 낮은 레벨을 갖는 단일 입력 레벨 시프터
|
2 |
2
삭제
|
3 |
3
제 1 항에 있어서,상기 입력 신호가 상기 제 2 전압 레벨로부터 상기 제 1 전압 레벨로 천이되면, 상기 출력부는 상기 출력 단자의 전압을 방전하는 단일 입력 레벨 시프터
|
4 |
4
제 1 노드와 전원 단자 사이에 연결되어, 입력 단자로부터 인가되는 입력 신호에 따라 제어되는 제 1 NMOS 트랜지스터;상기 제 1 NMOS 트랜지스터와 상기 입력 단자 사이에 연결되어, 기준 단자로부터 인가되는 기준 신호에 따라 제어되는 제 2 NMOS 트랜지스터;상기 전원 단자와 제 2 노드 사이에 연결되어, 상기 제 1 노드에 인가되는 전압에 따라 제어되는 제 3 NMOS 트랜지스터;상기 제 2 노드와 상기 입력 단자 사이에 연결되어, 상기 기준 신호에 따라 제어되는 제 4 NMOS 트랜지스터;상기 전원 단자와 출력 단자 사이에 연결되어, 상기 제 1 노드에 인가되는 전압에 따라 상기 출력 단자에 전원 전압을 공급하는 제 5 NMOS 트랜지스터;상기 출력 단자와 상기 입력 단자 사이에 연결되어, 상기 기준 신호에 따라 상기 출력 단자에 상기 입력 신호를 공급하는 제 6 NMOS 트랜지스터; 및상기 제 1 및 제 2 노드 사이에 연결되는 커패시터를 포함하며,상기 입력 신호는 제 1 전압 레벨 및 제 2 전압 레벨 사이를 천이하고, 상기 제 1 전압 레벨은 상기 제 2 전압 레벨보다 낮은 레벨을 가지며, 상기 제 2 전압 레벨은 상기 기준 신호 보다는 높고 상기 전원 전압 보다 낮은 레벨을 갖는 단일 입력 레벨 시프터
|
5 |
5
삭제
|
6 |
6
삭제
|
7 |
7
제 4 항에 있어서,상기 제 1 내지 제 6 NMOS 트랜지스터들은 산화물 박막 트랜지스터들인 단일 입력 레벨 시프터
|
8 |
8
제 4 항에 있어서,상기 제 4 NMOS 트랜지스터는 상기 제 1, 제2, 제3, 제5, 제6 NMOS 트랜지스터들 보다 크게 제작되는 단일 입력 레벨 시프터
|