| 1 |
1
절연막이 피복된 지지기판과 SOI 모스소자가 형성되는 시드기판을 접합하여 형성된 SOI 반도체장치에 있어서, 상기 절연막상에 형성된 전극층(10); 및 상기 전극층(10)상부에 형성되고, LOCOS에 의해 형성된 절연막(12)에 의해 소자단위로 격리되어 있으며, 소오스(16a)와 드레인(16b)이 위치하는 실리콘층이 채널(13a, 13b)이 형성되는 위치의 실리콘층의 두께보다 상대적으로 얇은 단차구성을 갖는 활성영역을 구비하되, 상기 활성영역의 채널(13a, 13b)은 서브-포텐셜이 인가될 수 있도록 상기 전극층(10)에 직접 접촉되며, 상기 활성영역의 소오스(16a)와 드레인(16b)은 상기 전극층(10)과 전기적으로 절연될 수 있도록 상기 전극층(10)과의 계면에 절연막(11)이 형성되어 구성된 것을 특징으로 하는 의사 SOI 반도체장치
|
| 2 |
2
제 1 항에 있어서, 상기 소오스(16a)와 드레인(16b)의 두께는 상기 절연막(12)의 두께에 의해 결정되는 것을 특징으로 하는 의사 SOI 반도체장치
|
| 3 |
3
복수의 기판을 구비하여 시드기판상에 SOI 모스소자를 형성하는 전처리 공정과, 상기 시드기판과 절연막이 도포된 지지기판을 접합하고 아울러 시드기판을 박막화하는 기판접합 및, 상기 두 기판의 접합한 상태에서 전극을 형성하는 후처리 공정을 포함하는 SOI 반도체장치의 제조방법에 있어서, 상기 전처리 공정은 시드기판(1)의 에피택셜층(1b)에 웰을 형성하는 공정과, 웰이 형성된 시드기판(1)상에 실리콘산화막(2b), 실리콘질화막(4a) 및 실리콘산화막(5)을 순차로 적층시킨 다음 포토레지스트(3b)로 채널영역을 정의하는 공정과, 상기 공정에 의해 정의된 채널영역에 따라 상기 시드기판(1)상에 형성된 절연막(2b, 4a, 5)을 식각해 내고 이어 시드기판(1)의 에피택셜층(1b)을 소정깊이 까지 식각하는 공정과, 상기 공정에 의해 식각된 에피택셜층(1b)을 갖는 시드기판(1)상에 소자상호간의 전기적 격리 및 연마처리의 저지층으로 사용되는 필드산화막(12)을 형성하는 공정과, 소자의 소오스/드레인과 전극층과의 전기적으로 절연을 위해 실리콘산화막(11)을 상기 필드산화막(12)사이에서 소정의 두께로 성장하는 공정과, 상기 채널영역공정에서 형성된 실리콘질화막(4a)과 실리콘산화막(2b)을 제거하고, 다결정실리콘을 전표면에 증착한 다음 P형 또는 N형 도우판트를 주입하여 전극층(10)을 형성하는 공정을 포함하고, 상기 기판접합공정은 상기 시드기판(1)의 전극층(10)과 지지기판(8)상에 형성된 실리콘절연막(9)을 면접촉시킨 다음 열처리하여 상기 시드기판(1)과 지지기판(8)을 접합하는 공정과, 상기 시드기판(1)의 단결정 실리콘층(1a)을 습식식각하여 에피택셜층(1b)만 남게 하는 공정과, 상기 에피택셜층(1b)을 상기 필드산화막(12)의 계면까지 연마하여 활성영역만이 남게 되는 공정을 포함하며, 상기 후처리 공정은 상기 에피택셜층(1c)의 활성영역에서 게이트산화막(15)을 형성하고 이 게이트산화막(15)상에 게이트전극(14)을 형성하는 공정과, 상기 게이트전극(14)을 포함하는 에피택셜층(1c)의 전표면에 실리콘산화막(18)을 증착한 다음 포토레지스트에 의해 소오스/드레인 영역(16a, 16b)의 콘택을 형성하는 공정을 포함하는 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법
|
| 4 |
4
제 3 항에 있어서, 상기 웰형성공정은 상기 시드기판(1)의 전표면에 실리콘산화막(2a)을 도포하고, 이어 포토레지스트(3a)로 웰을 정의한 다음 웰형성위치에 상기 시드기판(1)의 에피택셜층의 성질에 따라 N형 또는 P형 도우판트를 주입하는 공정을 포함하는 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법
|
| 5 |
5
제 3 항 또는 제 4 항에 있어서, 상기 웰형성공정은 상기 도우판트를 주입한 다음 열처리 공정에 의해 웰의 깊이를 결정하는 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법
|
| 6 |
6
제 3 항 또는 제 4 항에 있어서, 상기 웰형성공정을 이용하여 상기 시드기판(1)의 에피택셜층(1b)상에 이중웰을 형성하는 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법
|
| 7 |
7
제 3 항에 있어서, 상기 에피택셜층 식각공정에서 에피택셜층 식각깊이는 소자의 채널영역 깊이와 소오스/드레인 영역의 깊이의 차이를 고려하여 결정되는 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법
|
| 8 |
8
제 3 항에 있어서, 상기 필드산화막 형성공정은 식각된 시드기판(1)의 전표면에 실리콘산화막(2c) 및 실리콘질화막(4b)을 형성한 다음 활성영역을 정의하여 필드산화막(12)을 형성하는 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법
|
| 9 |
9
제 3 항 또는 제 8 항에 있어서, 상기 필드산화막 형성공정은 LOCOS 성장에 의해 수행되는 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법
|
| 10 |
10
제 3 항에 있어서, 상기 실리콘산화막(11) 성장공정은 상기 필드산화막 형성공정에서 도포된 상기 실리콘산화막(2c)과 실리콘질화막(4b), 그리고 상기 채널영역 정의 공정에서 형성된 실리콘산화막(5)을 제거한 다음 다시 실리콘산화막(11)을 소정두께로 성장하는 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법
|
| 11 |
11
제 3 항 또는 제 10 항에 있어서, 상기 실리콘산화막 성장공정에서 형성되는 실리콘산화막(11)과 상기 필드산화막(12)보다 상대적으로 얇은 두께로 형성되는 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법
|
| 12 |
12
제 3 항 또는 제 10 항에 있어서, 상기 실리콘산화막 성장공정에서 형성되는 실리콘산화막(11)과 상기 필드산화막(12)의 두께 차이에 따라 소자의 소오스/드레인 영역의 단결정 실리콘두께가 결정되는 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법
|
| 13 |
13
제 3 항에 있어서, 상기 실리콘산화막 성장공정에서 상기 절연막(2c, 4b, 5)의 제거는 습식식각공정에 의해 수행되는 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법
|
| 14 |
14
제 3 항에 있어서, 상기 전극층 형성공정은 전극층(10)이 형성된 다음 이 전극층의 표면을 연마처리하는 공정을 부가하는 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법
|
| 15 |
15
제 3 항에 있어서, 상기 시드기판(1)의 단결정 실리콘(1a)의 식각공정에서 이용되는 식각용액은 불산(HF), 질산(NHO3) 및 초산(CH3COOH)으로 된 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법
|
| 16 |
16
제 3 항 또는 제 15 항에 있어서, 상기 시드기판의 단결정실리콘 식각공정에서 박막화가 완료된 다음 웰 형성공정을 부가하는 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법
|
| 17 |
17
제 3 항에 있어서, 상기 게이트전극 형성공정에서 다결정실리콘, 폴리사이드 또는 내화금속으로 게이트전극(14)을 형성하는 것을 특징으로 하는 SOI 반도체장치의 제조방법
|
| 18 |
18
제 17 항에 있어서, 상기 게이트전극 형성공정에 의해 게이트전극(14)을 형성한 다음 측면벽(17)을 형성하는 공정을 부가하는 것을 특징으로 하는 의사 SOI 반도체장치의 제조방법
|
