| 1 |
1
실리콘 기판을 기반으로 서로 다른 도전형으로 형성된 제1 및 제2 트랜지스터; 및상기 제1 및 제2 트랜지스터 사이의 상기 기판 내에 형성된 활성층을 포함하는 광소자
|
| 2 |
2
제 1 항에 있어서, 상기 활성층은 실리콘질화막 내에 존재하는 실리콘 양자점, 실리콘산화막 내에 존재하는 실리콘 양자점 및 화합물 양자점 중 선택된 어느 하나의 양자점으로 이루어진 광소자
|
| 3 |
3
제 2 항에 있어서, 상기 화합물 양자점은 GaAs, InAs, InGaAs, InAlAs 및 InP 중 선택된 어느 하나인 광소자
|
| 4 |
4
제 1 항에 있어서, 상기 제1 및 제2 트랜지스터 각각은, 상기 기판 상에 형성된 게이트 절연막;상기 게이트 절연막 상에 형성된 게이트 전극; 및상기 게이트 전극의 일측으로 노출된 상기 기판 내에 형성된 접합영역을 포함하는 광소자
|
| 5 |
5
제 4 항에 있어서, 상기 게이트 전극은 도전막 또는 도프트 폴리실리콘막으로 이루어진 광소자
|
| 6 |
6
제 4 항에 있어서, 상기 접합영역은 n형 또는 p형 불순물 이온이 주입된 이온 주입영역으로 이루어진 광소자
|
| 7 |
7
제 4 항에 있어서, 상기 접합영역은 상기 활성층과 수평방향으로 형성된 광소자
|
| 8 |
8
제 4 항에 있어서, 상기 활성층은 상기 게이트 전극 사이로 노출되는 상기 기판 내에 형성된 광소자
|
| 9 |
9
제 4 항에 있어서, 상기 게이트 전극은,몸체부; 및상기 몸체부로부터 신장된 복수의 돌출부를 포함하는 광소자
|
| 10 |
10
제 9 항에 있어서, 상기 제1 트랜지스터의 게이트 전극의 돌출부와 상기 제2 트랜지스터의 게이트 전극의 돌출부는 서로 대향하는 방향으로 신장되고, 서로 교번적으로 배치된 광소자
|
| 11 |
11
제 10 항에 있어서, 상기 활성층은 상기 제1 트랜지스터의 게이트 전극의 돌출부와 상기 제2 트랜지스터의 게이트 전극의 돌출부 사이로 노출되는 상기 기판 내에 형성된 광소자
|
| 12 |
12
제 1 항에 있어서, 상기 기판은 SOI(Silicon On Insulator) 기판 또는 벌크 기판으로 이루어진 광소자
|
| 13 |
13
기판 상에 제1 및 제2 게이트 전극을 형성하는 단계;상기 제1 게이트 전극의 일측으로 노출되는 상기 기판 내에 제1 도전형을 갖는 제1 접합영역을 형성하는 단계;상기 제2 게이트 전극의 일측으로 노출되는 상기 기판 내에 제2 도전형을 갖는 제2 접합영역을 형성하는 단계; 및상기 제1 및 제2 게이트 전극 사이로 노출되는 상기 기판 내에 활성층을 형성하는 단계를 포함하는 광소자 제조방법
|
| 14 |
14
제 13 항에 있어서, 상기 활성층을 형성하는 단계는, 상기 제1 및 제2 게이트 전극 사이로 노출되는 상기 기판을 식각하여 트렌치를 형성하는 단계; 및상기 트렌치가 매립되도록 상기 활성층으로 사용되는 물질을 증착하는 단계를 포함하는 광소자 제조방법
|
| 15 |
15
제 14 항에 있어서,상기 활성층으로 기능하는 물질은 실리콘질화막 또는 실리콘산화막으로 이루어진 광소자 제조방법
|
| 16 |
16
제 13 항에 있어서,상기 활성층을 형성하는 단계는,상기 제1 및 제2 게이트 전극 사이로 노출되는 상기 기판 내에 불순물 이온을 주입하는 단계; 및상기 기판 내에 주입된 상기 불순물 이온에 대해 열처리 공정을 실시하여 화합물을 형성하는 단계를 포함하는 광소자 제조방법
|
| 17 |
17
제 16 항에 있어서,상기 화합물은 GaAs, InAs, InGaAs, InAlAs 또는 InP 중 선택된 어느 하나로 이루어진 광소자 제조방법
|
| 18 |
18
제 13 항에 있어서,상기 활성층은 상기 제1 및 제2 접합영역과 수평방향으로 형성하는 광소자 제조방법
|
| 19 |
19
제 13 항에 있어서,상기 제1 및 제2 게이트 전극 각각은 서로 다른 도전형을 갖는 불순물 이온으로 도핑된 폴리실리콘막으로 이루어진 광소자 제조방법
|
| 20 |
20
제 13 항에 있어서,상기 제1 게이트 전극은 상기 제1 접합영역과 동일 도전형을 갖도록 형성하는 광소자 제조방법
|
| 21 |
21
제 13 항에 있어서,상기 제2 게이트 전극은 상기 제2 접합영역과 동일 도전형을 갖도록 형성하는 광소자 제조방법
|
