| 1 |
1
기판에서 부양되어(suspended) 나노선으로 형성된 채널;
상기 채널의 양끝단과 전기적으로 연결되고 상기 기판 상부에 금속실리사이드로 형성된 소스 및 드레인 전극;
상기 채널을 둘러싸는 형태로 마련된 게이트전극; 및
상기 채널과 상기 게이트전극 사이에 형성된 게이트절연막
을 포함하는 쇼트키 장벽 나노선 전계 효과 트랜지스터
|
| 2 |
2
제1항에 있어서,
상기 나노선은 산화아연(ZnO), 오산화바라듐(V2O5), 질화갈륨(GaN) 및 질화알루미늄(AlN)으로 이루어진 그룹으로부터 선택된 어느 하나로 형성된 쇼트키 장벽 나노선 전계 효과 트랜지스터
|
| 3 |
3
제1항에 있어서,
상기 채널은 탄소나노튜브(carbon nano tube)를 더 포함하는 쇼트키 장벽 나노선 전계 효과 트랜지스터
|
| 4 |
4
제1항에 있어서,
전자(electron)를 다수캐리어(majority carrier)로 하는 경우, 상기 소스 및 드레인 전극은 전자에 대한 쇼트키 장벽의 높이가 낮은 어븀(Er), 이터븀(Yb), 사마륨(Sm), 이트륨(Y), 가돌륨(Gd), 터븀(Tb) 및 세륨(Ce)으로 이루어진 그룹으로부터 선택된 한 금속의 실리사이드를 포함하는 쇼트키 장벽 나노선 전계 효과 트랜지스터
|
| 5 |
5
제1항에 있어서,
정공(hole)을 다수캐리어로 하는 경우, 상기 소스 및 드레인 전극은 정공에 대한 쇼트키 장벽의 높이가 낮은 백금(Pt), 납(Pb) 및 이리듐(Ir)으로 이루어진 그룹으로부터 선택된 한 금속의 실리사이드를 포함하는 쇼트키 장벽 나노선 전계 효과 트랜지스터
|
| 6 |
6
제1항에 있어서,
상기 게이트절연막은 실리콘산화막, 지르코늄산화막(ZrO2), 하프늄산화막(HfO2) 및 알루미늄산화막(Al2O3)으로 이루어진 그룹으로부터 선택된 어느 하나로 형성된 쇼트키 장벽 나노선 전계 효과 트랜지스터
|
| 7 |
7
제1항에 있어서,
상기 기판은 벌크(bulk)실리콘기판 또는 SOI(Silicon On Insulator) 기판을 사용하는 쇼트키 장벽 나노선 전계 효과 트랜지스터
|
| 8 |
8
기판 상부에 실리콘막패턴을 형성하는 단계;
상기 기판으로부터 부양되고, 상기 실리콘막패턴에 양끝단이 접하도록 나노선으로 채널을 형성하는 단계;
상기 채널과 전기적으로 연결되도록 소스 및 드레인 전극을 금속실리사이드로 형성하는 단계;
상기 채널을 둘러싸도록 게이트절연막을 형성하는 단계; 및
상기 게이트절연막 상에 상기 채널을 둘러싸는 형태로 게이트전극을 형성하는 단계
를 포함하는 쇼트키 장벽 나노선 전계 효과 트랜지스터 제조방법
|
| 9 |
9
제8항에 있어서,
상기 소스 및 드레인 전극을 금속실리사이드로 형성하는 단계는,
상기 채널이 형성된 기판 전면에 금속막을 형성하는 단계;
열처리를 실시하여 상기 실리콘막패턴과 상기 금속막을 서로 반응시켜 금속실리사이드를 형성하는 단계; 및
상기 열처리 과정에서 반응하지 않은 미반응 금속막을 제거하는 단계
을 포함하는 쇼트키 장벽 나노선 전계 효과 트랜지스터 제조방법
|
| 10 |
10
제8항에 있어서,
전자를 다수캐리어로 하는 경우, 상기 소스 및 드레인 전극은 전자에 대한 쇼트키장벽의 높이가 낮은 어븀(Er), 이터븀(Yb), 사마륨(Sm), 이트륨(Y), 가돌륨(Gd), 터븀(Tb) 및 세륨(Ce)으로 이루어진 그룹으로부터 선택된 한 금속의 실리사이드로 형성하는 쇼트키 장벽 나노선 전계 효과 트랜지스터 제조방법
|
| 11 |
11
제8항에 있어서,
정공을 다수캐리어로 하는 경우, 상기 소스 및 드레인 전극은 정공에 대한 쇼트키장벽의 높이가 낮은 백금(Pt), 납(Pb) 및 이리듐(Ir)으로 이루어진 그룹으로부터 선택된 한 금속의 실리사이드로 형성하는 쇼트키 장벽 나노선 전계 효과 트랜지스터 제조방법
|
| 12 |
12
제8항에 있어서,
상기 나노선은 산화아연(ZnO), 오산화바라듐(V2O5), 질화갈륨(GaN) 및 질화알루미늄(AlN)으로 이루어진 그룹으로부터 선택된 어느 하나로 형성하는 쇼트키 장벽 나노선 전계 효과 트랜지스터 제조방법
|
| 13 |
13
제8항에 있어서,
상기 채널은 탄소나노튜브로 형성하는 쇼트키 장벽 나노선 전계 효과 트랜지스터 제조방법
|
| 14 |
14
제8항에 있어서,
상기 실리콘막패턴에 양끝단이 접하도록 나노선으로 채널을 형성하는 단계는,
나노선을 형성하는 단계;
상기 나노선을 용액에 분산하는 단계;
상기 용액에 분산된 나노선을 상기 실리콘막패턴 상부에 이송하는 단계; 및
상기 용액을 제거하는 단계
를 포함하는 쇼트키 장벽 나노선 전계 효과 트랜지스터 제조방법
|
| 15 |
15
제14항에 있어서,
상기 용액에 분산된 나노선을 상기 실리콘막패턴 상부에 이송하는 단계는,
drop coating, spin coating, spay coating 및 dip coating 으로 이루어진 그룹으로부터 선택된 어느 한 방법을 사용하여 실시하는 쇼트키 장벽 나노선 전계 효과 트랜지스터 제조방법
|
| 16 |
16
제8항에 있어서,
상기 실리콘막패턴에 양끝단이 접하도록 나노선으로 채널을 형성하는 단계는,
상기 실리콘막패턴 상에 촉매층을 형성하는 단계;
상기 촉매층으로부터 화학기상증착법(Chemical Vapor Deposition, CVD)을 이용하여 나노선을 형성하는 단계; 및
상기 촉매층을 제거하는 단계
를 포함하는 쇼트키 장벽 나노선 전계효과 트랜지스터 제조방법
|
| 17 |
17
제16항에 있어서,
상기 촉매층은 Fe(NO3)3·9H2O, MoO2(acac)2 및 알루미나(alumina)으로 이루어진 그룹으로부터 선택된 어느 하나로 형성하는 쇼트키 장벽 나노선 전계 효과 트랜지스터 제조방법
|
| 18 |
18
제8항에 있어서,
상기 게이트절연막은 화학기상증착법 또는 원자층증착법(Atomic Layer Deposition, ALD)으로 사용하여 형성하는 쇼트키 장벽 나노선 전계 효과 트랜지스터 제조방법
|
| 19 |
19
제8항에 있어서,
상기 게이트절연막은 실리콘산화막, 지르코늄산화막(ZrO2), 하프늄산화막(HfO2) 및 알루미늄산화막(Al2O3)으로 이루어진 그룹으로부터 선택된 어느 하나로 형성하는 쇼트키 장벽 나노선 전계 효과 트랜지스터 제조방법
|
| 20 |
20
제8항에 있어서,
상기 게이트전극은 각도변환 증착법(angle evaporation) 또는 스퍼터링(sputtering)법을 사용하여 형성하는 쇼트키 장벽 나노선 전계 효과 트랜지스터 제조방법
|
