| 1 |
1
셀 어레이 영역 및 주변 회로 영역을 포함하는 기판;상기 기판의 상기 셀 어레이 영역에 배치되는 n형 트렌지스터; 및상기 기판의 상기 주변 회로 영역에 배치되는 CMOS 트랜지스터를 포함하되, 상기 CMOS 트랜지스터는:회로 산화물층, 상기 회로 산화물층 상의 제1 회로 게이트 절연막, 및 상기 제1 회로 게이트 절연막 상의 제1 회로 게이트 전극을 포함하는 NMOS 트랜지스터; 및 실리콘층, 상기 실리콘층 상의 제2 회로 게이트 절연막, 및 상기 제2 회로 게이트 절연막 상의 제2 회로 게이트 전극을 포함하는 PMOS 트랜지스터를 포함하고, 상기 n형 트렌지스터는: 소스/드레인부 및 채널부를 갖고, 금속 산화물로 형성된 셀 산화물층; 상기 셀 산화물층 상의 셀 게이트 절연막; 및 상기 셀 게이트 절연막 상의 셀 게이트 전극을 포함하되, 상기 회로 산화물층은 상기 셀 산화물층의 상기 금속 산화물과 동일한 금속 산화물을 포함하고, 상기 셀 산화물층의 상기 소스/드레인부는 n형 도펀트를 포함하고, 상기 NMOS 트랜지스터의 상기 회로 산화물층은 n형 도펀트을 포함하는 소스/드레인 영역을 갖고, 상기 PMOS 트랜지스터의 상기 실리콘층은 p형 도펀트을 포함하는 소스/드레인 전극을 갖고, 상기 NMOS 트랜지스터의 상기 회로 산화물층의 상기 n형 도펀트는 상기 실리콘층의 상기 p형 도펀트와 동일한 물질이고, 상기 n형 트렌지스터의 상기 셀 산화물층의 상기 n형 도펀트는 상기 PMOS 트랜지스터의 상기 실리콘층의 p형 도펀트와 동일한 물질인 디스플레이 소자
|
| 2 |
2
제 1항에 있어서, 상기 회로 산화물층은 상기 소스/드레인 영역 사이의 채널 영역을 더 갖고, 상기 실리콘층은 소스/드레인 전극 사이의 활성 영역을 더 가지는 디스플레이 소자
|
| 3 |
3
삭제
|
| 4 |
4
제 1항에 있어서, 상기 셀 산화물층은 아연, 산화물, 인듐(In), 주석(Sn), 및 갈륨(Ga) 중에서 적어도 하나를 포함하는 디스플레이 소자
|
| 5 |
5
제 1항에 있어서, 상기 셀 게이트 절연막은 상기 제1 회로 게이트 절연막 및 상기 제2 회로 게이트 절연막과 동일한 물질을 포함하고, 상기 셀 게이트 전극은 상기 제1 회로 게이트 전극 및 상기 제2 회로 게이트 전극과 동일한 금속을 포함하는 디스플레이 소자
|
| 6 |
6
제 2항에 있어서, 상기 셀 산화물층의 상기 n형 도펀트, 상기 실리콘층의 상기 p형 도펀트, 및 상기 회로 산화물층의 n형 도펀트는 붕소인 디스플레이 소자
|
| 7 |
7
제 1항에 있어서, 상기 기판 상에 배치되고, 상기 실리콘층, 상기 산화물층들, 및 상기 게이트 전극을 덮는 층간 절연막; 및상기 층간 절연막 상에 배치되고, 상기 회로 산화물층의 양단, 상기 실리콘층의 양단, 상기 제1 회로 게이트 전극, 및 상기 제2 회로 게이트 전극에 각각 접촉하는 도전 라인들을 더 포함하는 디스플레이 소자
|
| 8 |
8
셀 어레이 영역 및 주변 회로 영역을 갖는 기판을 제공하는 것;상기 기판의 주변 회로 영역 상에 실리콘층을 형성하는 것; 상기 기판의 상기 셀 어레이 영역 및 상기 주변 회로 영역 상에 산화물층들을 형성하는 것, 상기 산화물층들은 상기 셀 어레이 영역 상의 셀 산화물층 및 상기 주변 회로 영역 상의 회로 산화물층을 포함하고; 상기 실리콘층, 상기 셀 산화물층, 및 상기 회로 산화물층 상에 게이트 절연막들을 형성하는 것; 상기 게이트 절연막들 상에 게이트 전극들을 형성하되, 상기 게이트 전극들은 상기 실리콘층의 양단, 상기 셀 산화물층의 양단, 및 상기 회로 산화물층의 양단을 노출시키는 것; 그리고 상기 실리콘층의 상기 양단, 상기 셀 산화물층의 상기 양단, 및 상기 회로 산화물층의 상기 양단을 동시에 도핑시키는 것을 포함하여, n형 트랜지스터 및 CMOS 트랜지스터를 형성하는 것을 포함하고, 상기 n형 트랜지스터는 상기 셀 산화물층을 포함하고, 상기 CMOS 트랜지스터는: 상기 실리콘층을 포함하는 PMOS 트랜지스터; 및 상기 회로 산화물층을 포함하는 NMOS 트랜지스터; 를 포함하고, 상기 도핑시키는 것에 의해, 상기 실리콘층들의 상기 양단은 p형 도펀트를 포함하고, 상기 셀 산화물층의 상기 양단은 n형 도펀트를 포함하고, 상기 회로 산화물층의 상기 양단은 n형 도펀트를 포함하고상기 셀 산화물층의 상기 양단은 소스/드레인부이고, 상기 PMOS 트랜지스터의 상기 실리콘층의 상기 양단은 소스/드레인 전극이고, 상기 NMOS 트랜지스터의 상기 회로 산화물층의 상기 양단은 소스/드레인 영역이고, 상기 PMOS 트랜지스터의 상기 실리콘층의 p형 도펀트는 상기 n형 트랜지스터의 상기 셀 산화물층의 상기 n형 도펀트 및 상기 NMOS 트랜지스터의 상기 회로 산화물층의 상기 n형 도펀트와 동일한 물질인 디스플레이 소자 제조방법
|
| 9 |
9
삭제
|
| 10 |
10
제 8항에 있어서, 상기 도핑시키는 것은 붕소 함유 가스 및 수소 가스를 사용하여 수행되는 디스플레이 소자 제조방법
|
| 11 |
11
제 8항에 있어서, 상기 셀 산화물층의 상기 n형 도펀트, 상기 실리콘층의 상기 p형 도펀트, 및 상기 회로 산화물층의 n형 도펀트는 붕소를 포함하는 디스플레이 소자 제조방법
|
| 12 |
12
제 8항에 있어서, 상기 실리콘층은 상기 셀 어레이 영역 상에는 형성되지 않는 디스플레이 소자 제조방법
|
| 13 |
13
제 8항에 있어서, 상기 기판 상에 배치되고, 상기 실리콘층, 상기 산화물층들, 및 상기 게이트 전극을 덮는 층간 절연막을 형성하는 것; 및상기 층간 절연막 상에 배치되는 도전 라인들을 형성하는 것을 더 포함하되, 상기 도전 라인들은 상기 실리콘층의 양단, 상기 산화물층들의 양단, 및 상기 게이트 전극에 각각 접촉하는 디스플레이 소자 제조방법
|
| 14 |
14
삭제
|
| 15 |
15
삭제
|
| 16 |
16
삭제
|
| 17 |
17
삭제
|
| 18 |
18
삭제
|
| 19 |
19
제 1항에 있어서, 상기 n형 트렌지스터의 상기 소스/드레인부는 상기 채널부보다 높은 수소 농도를 갖는 디스플레이 소자
|
| 20 |
20
제 8항에 있어서, 상기 도핑시키는 것은 붕소 및 수소 함유 가스를 사용하여 수행되는 디스플레이 소자 제조방법
|
| 21 |
21
제 20항에 있어서, 상기 붕소 및 수소 함유 가스는 B2H6를 포함하는 디스플레이 소자 제조방법
|
