| 1 |
1
벌크 실리콘, 산화막, 액티브 실리콘, 갈륨 질화막 및 알루미늄 갈륨 질화막이 순차적으로 적층된 기판의 전면에, 소스 전극, 드레인 전극 및 게이트 전극을 포함하는 소자들을 형성하는 단계;상기 기판의 후면을 식각하여, 상기 기판을 관통하여 상기 소스 전극의 저면이 노출되는 비아 홀(via hole)을 형성하는 단계;상기 비아 홀이 형성된 기판의 후면 상에 컨포멀하게(conformally) 접지 배선을 형성하는 단계;상기 비아 홀 및 상기 접지 배선이 형성된 후에, 상기 소자들이 형성된 기판의 전면에 보호막을 형성하는 단계; 및상기 보호막이 형성된 후에, 상기 소자들 사이를 절단하여 각각의 소자로 분리하는 단계를 포함하고,상기 보호막은 상기 소자들이 절단되는 동안에는 상기 기판의 전면에 배치되는 반도체 소자의 제조 방법
|
| 2 |
2
제1항에 있어서,상기 비아 홀을 형성하는 단계는,상기 기판의 후면에 마스크(mask)를 형성하는 단계;상기 마스크를 이용하여 상기 벌크 실리콘을 RIE(reactive ion etching) 공정으로 식각하는 단계;상기 식각된 벌크 실리콘에 의해 노출된 산화막 및 액티브 실리콘을 RF 플라즈마 공정을 식각하는 단계; 및상기 식각된 액티브 실리콘에 의해 노출된 갈륨 질화막 및 알루미늄 갈륨 질화막을 ICP RIE(induced coupled plasma reactive ion etching) 공정을 식각하는 단계를 포함하는 반도체 소자의 제조 방법
|
| 3 |
3
제1항에 있어서,상기 비아 홀을 형성하기 전에,상기 소자들이 형성된 기판의 전면 상에 절연막을 형성하는 단계; 및상기 절연막 상에 핸들링 웨이퍼(handling wafer)를 접착하는 단계를 더 포함하는 반도체 소자의 제조 방법
|
| 4 |
4
제3항에 있어서,상기 절연막은 PMMA(poly methyl methacrylate)를 포함하며,상기 핸들링 웨이퍼는 상기 절연막 상에 왁스(wax)에 의해 접착되는 반도체 소자의 제조 방법
|
| 5 |
5
제1항에 있어서,상기 비아 홀이 형성된 기판의 후면에 씨드층(seed layer)을 형성하는 단계를 더 포함하되,상기 접지 배선은 상기 씨드층을 이용하여 형성되는 반도체 소자의 제조 방법
|
| 6 |
6
제5항에 있어서,상기 씨드층은 티타늄/구리(Ti/Cu)를 포함하며, 상기 접지 배선은 구리도금(Cu plating)을 통해 형성되는 반도체 소자의 제조 방법
|
| 7 |
7
제1항에 있어서,상기 보호막은 포토레지스트(photoresist)를 포함하는 반도체 소자의 제조 방법
|
| 8 |
8
제1항에 있어서,상기 절단 공정은 물을 뿌리면서 수행되는 반도체 소자의 제조 방법
|
| 9 |
9
제1항에 있어서,상기 액티브 실리콘 상에 핵막(nucleation layer)을 형성하는 단계를 더 포함하되,상기 갈륨 질화막은 상기 핵막을 이용하는 에피택시얼 공정(epitaxial growth)으로 형성되는 반도체 소자의 제조 방법
|
| 10 |
10
제9항에 있어서,상기 핵막은 알루미늄 질화물(AlN)을 포함하는 반도체 소자의 제조 방법
|
| 11 |
11
제1항에 있어서,상기 알루미늄 갈륨 질화막 상에 캡핑막(capping layer)을 형성하는 단계를 더 포함하는 반도체 소자의 제조 방법
|
| 12 |
12
제11항에 있어서,상기 캡핑막은 갈륨 질화물(GaN)을 포함하는 반도체 소자의 제조 방법
|
| 13 |
13
삭제
|
| 14 |
14
삭제
|
| 15 |
15
삭제
|
| 16 |
16
삭제
|
| 17 |
17
삭제
|
| 18 |
18
삭제
|
