| 1 |
1
제 1 웰 및 제 2 웰이 형성된 반도체 기판;상기 제 1 웰의 상부에 형성된 제 1 및 제 2 고농도 이온주입 영역;상기 제 2 웰의 상부에 형성된 제 3 및 제 4 고농도 이온주입 영역;상기 제 1 웰 및 제 2 웰 계면에 형성된 제 5 고농도 이온주입 영역;상기 제 5 고농도 이온주입 영역 일측의 상기 제 2 웰 상부에 형성된 제 6 고농도 이온주입 영역;상기 제 6 고농도 이온주입 영역에 드레인이 접속되고, 상기 제 1 및 제 2 고농도 이온주입 영역에 소스가 접속되고, 게이트가 저항을 통해 상기 제 1 및 제 2 고농도 이온주입 영역에 접속된 제 1 과부하 방지수단; 및상기 제 5 고농도 이온주입 영역에 드레인이 접속되고, 상기 제 3 및 제 4 고농도 이온주입 영역에 소스가 각각 접속되고, 게이트가 저항을 통해 상기 제 3 및 제 4 고농도 이온주입 영역에 접속된 제 2 과부하 방지수단을 포함하는 것을 특징으로 하는 반도체 제어 정류기를 이용한 정전기 방전 보호 회로
|
| 2 |
2
제 1 항에 있어서, 상기 제 1 웰, 상기 제 1 고농도 이온주입 영역, 상기 제 3 고농도 이온주입 영역 및 상기 제 5 고농도 이온주입 영역에는 제 1 도전형의 불순물 이온이 주입되고, 상기 제 2 웰, 상기 제 2 고농도 이온주입 영역, 상기 제 4 고농도 이온주입 영역 및 상기 제 6 고농도 이온주입 영역에는 제 2 도전형의 불순물 이온이 주입된 것을 특징으로 하는 반도체 제어 정류기를 이용한 정전기 방전 보호 회로
|
| 3 |
3
제 2 항에 있어서, 상기 제 1 도전형은 n형이며, 상기 제 2 도전형은 p형인 것을 특징으로 하는 반도체 제어 정류기를 이용한 정전기 방전 보호 회로
|
| 4 |
4
제 1 항에 있어서, 상기 제 1 과부하 방지수단은 PMOS 트랜지스터로 구성되고, 상기 제 2 과부하 방지수단은 NMOS 트랜지스터로 구성된 것을 특징으로 하는 반도체 제어 정류기를 이용한 정전기 방전 보호 회로
|
| 5 |
5
제 1 항에 있어서, 상기 제 1 및 제 2 고농도 이온주입 영역은 입출력 패드에 연결되고, 상기 제 3 및 제 4 고농도 이온주입 영역은 접지에 연결된 것을 특징으로 하는 반도체 제어 정류기를 이용한 정전기 방전 보호 회로
|
| 6 |
6
에미터가 제 1 단자에 접속된 제 1 트랜지스터,상기 제 1 트랜지스터의 콜렉터 및 제 2 단자 사이에 접속된 제 1 저항,상기 제 1 단자 및 상기 제 1 트랜지스터의 베이스 사이에 접속된 제 2 저항,상기 제 1 트랜지스터의 베이스 및 상기 제 2 단자 사이에 접속되며, 베이스가 상기 제 1 트랜지스터의 콜렉터에 접속된 제 2 트랜지스터,에노드 및 캐소드가 상기 제 2 트랜지스터의 베이스 및 상기 제 1 트랜지스터의 베이스에 각각 접속된 제너 접합 다이오드,상기 제 1 및 제 2 단자에 각각 접속된 제 3 및 제 4 저항,드레인 및 소스가 상기 제너 접합 다이오드의 에노드 및 상기 제 1 단자에 각각 접속되고, 베이스가 상기 제 3 저항에 접속된 제 3 트랜지스터,드레인 및 소스가 상기 제너 접합 다이오드의 캐소드 및 상기 제 2 단자에 각각 접속되고, 베이스가 상기 제 4 저항에 접속된 제 4 트랜지스터를 포함하는 것을 특징으로 하는 반도체 제어 정류기를 이용한 정전기 방전 보호 회로
|
| 7 |
7
제 6 항에 있어서, 상기 제 1 단자는 입출력 패드에 연결되고, 상기 제 2 단자는 접지에 연결된 것을 특징으로 하는 반도체 제어 정류기를 이용한 정전기 방전 보호 회로
|
| 8 |
8
제 6 항에 있어서, 상기 제 1 트랜지스터는 PNP 바이폴라 트랜지스터, 상기 제 2 트랜지스터는 NPN 바이폴라 트랜지스터, 상기 제 3 트랜지스터는 PMOS 트랜지스터, 그리고 상기 제 4 트랜지스터는 NMOS 트랜지스터인 것을 특징으로 하는 반도체 제어 정류기를 이용한 정전기 방전 보호 회로
|
