1 |
1
DC 오프셋량에 상응하는 펄스폭을 가지는 i(i는 자연수)개의 펄스신호들을 생성하는 제어신호 생성부;서로 상이한 전류비를 가지는 i개의 전류들을 공급하는 전류원;상기 i개의 펄스신호들 각각의 펄스폭에 따라 상기 i개의 전류들 각각의 도통량을 조절하여 피드백 캐패시터에 공급되는 전류량을 결정하는 스위칭부; 및 상기 피드백 캐패시터를 통해 상기 스위칭부로부터 공급되는 전류에 상응하는 DC 오프셋 전하를 충전하고 회전 캐패시터를 통해 상기 피드백 캐패시터에 충전된 DC 오프셋 전하를 샘플링 캐패시터에 전달함으로써, 상기 샘플링 캐패시터가 DC 오프셋 전하를 1차 저장한 후 입력신호에 상응하는 전하를 2차 저장하도록 하는 전하량 조정부를 포함하는 DC 오프셋 제거 회로
|
2 |
2
제1항에 있어서, 상기 제어신호 생성부는 DC 오프셋의 극성에 상응하는 값을 가지는 극성 선택신호와 DC 오프셋의 양에 상응하는 비트값을 가지는 i개의 지연량 선택신호들을 생성하는 제어값 결정부;기준 클럭으로부터 서로 상이한 지연량을 가지는 n(n는 자연수)개의 지연신호들을 생성하는 지연 체인;상기 n개의 지연신호들 중에서 상기 i개의 지연량 선택신호들 각각의 비트값에 상응하는 지연량을 가지는 i개의 지연신호들을 선택하여 출력하는 지연량 선택부; 및상기 i개의 지연신호들 각각의 지연량에 따라 상기 기준 클럭의 펄스폭을 각각 조절하여, i개의 펄스신호들을 생성하는 펄스신호 생성부를 포함하는 것을 특징으로 하는 DC 오프셋 제거 회로
|
3 |
3
제2항에 있어서, 상기 제어값 결정부는 DC 오프셋 감지 회로로부터 DC 오프셋의 양 및 극성을 알려주는 업신호와 다운신호를 수신하고 카운팅하여, 상기 극성 선택신호와 상기 i개의 지연량 선택신호들을 생성하는 업/다운 카운터로 구현될 수 있는 것을 특징으로 하는 DC 오프셋 제거 회로
|
4 |
4
제2항에 있어서, 상기 지연 체인은 직렬 연결된 다수개의 지연셀들을 포함하는 것을 특징으로 하는 DC 오프셋 제거 회로
|
5 |
5
제2항에 있어서, 상기 지연량 선택부는 상기 n개의 지연신호들과 상기 i개의 지연량 선택신호들 중 하나를 입력받고, 상기 입력받은 지연량 선택신호에 따라 상기 n개의 지연신호들 중에서 하나만을 선택하여 출력하는 i개의 먹스들을 구비하는 것을 특징으로 하는 DC 오프셋 제거 회로
|
6 |
6
제2항에 있어서, 상기 스위칭부는 상기 i개의 펄스신호들 각각의 펄스폭에 따라 상기 i개의 전류들 각각의 도통량을 조절하여 상기 피드백 캐패시터에 공급되는 전류량을 결정하는 i개의 스위치들; 및 상기 i개의 스위치들을 통해 도통되는 전류를 합하여 상기 극성 선택신호에 상응하는 극성을 가지는 피드백 캐패시터에 공급하는 극성 선택 스위치를 포함하는 것을 특징으로 하는 DC 오프셋 제거 회로
|
7 |
7
제6항에 있어서, 상기 전하량 조정부는 상기 극성 선택 스위치를 통해 전류를 공급받아 + 또는 - 극성의 DC 오프셋 전하를 충전하는 피드백 캐패시터쌍을 구비하는 DC 오프셋 조정 회로;상기 피드백 캐패시터쌍 중에서 + 극성의 DC 오프셋 전하를 충전하는 하나의 캐패시터와 연결된 제1 스위치 캐패시터 필터 회로; 및 상기 피드백 캐패시터쌍 중에서 - 극성의 DC 오프셋 전하를 충전하는 나머지 캐패시터와 연결된 제2 스위치 캐패시터 필터 회로를 포함하는 DC 오프셋 제거 회로
|
8 |
8
제7항에 있어서, 상기 제1 및 제2 스위치 캐패시터 필터 회로 각각은 프리차지 동작시에 상기 피드백 캐패시터에 충전된 DC 오프셋 전하를 전달받아 1차 저장한 후, 입력신호에 상응하는 전하를 2차 저장하는 샘플링 캐패시터; 및 상기 피드백 캐패시터와 상기 샘플링 캐패시터 사이에 연결되어, 프리차지 동작시에는 상기 피드백 캐패시터에 충전된 DC 오프셋 전하를 상기 샘플링 캐패시터에 전달하고, 리드아웃 동작시에는 상기 샘플링 캐패시터에 충전된 전하를 외부로 전달하는 회전 캐패시터를 포함하는 것을 특징으로 하는 DC 오프셋 제거 회로
|
9 |
9
제8항에 있어서, 상기 제1 및 제2 스위치 캐패시터 필터 회로 각각은프리차지 동작시에 상기 피드백 캐패시터와 상기 회전 캐패시터간을 연결시키는 프리차지 스위치; 리셋 동작시에 상기 회전 캐패시터를 접지에 연결시키는 리셋 스위치; 및 리드아웃 동작시에 상기 회전 캐패시터를 통해 전달되는 상기 샘플링 캐패시터의 전하를 외부로 출력하는 리드아웃 스위치를 더 포함하는 것을 특징으로 하는 DC 오프셋 제거 회로
|
10 |
10
제8항에 있어서, 상기 제1 및 제2 스위치 캐패시터 필터 회로 각각은리드아웃 동작, 리셋 동작, 및 프리차지 동작을 순차적으로 수행하는 것을 특징으로 하는 DC 오프셋 제거 회로
|
11 |
11
제1 항에 있어서, 상기 입력신호를 전압신호에서 전류신호로 변환하는 전류 변환기; 및 상기 전류 변환기의 출력을 국부 발진신호와 믹싱하여 상기 샘플링 캐패시터에 인가하는 믹서를 더 포함하는 것을 특징으로 하는 DC 오프셋 제거 회로
|