| 1 |
1
실리콘기판의 채널영역 상부에 금속산화물로 형성된 게이트절연막;
상기 게이트절연막 상부에 금속물질로 형성된 게이트전극;
상기 게이트전극 양측에 자기정렬되고(self-aligned), 상기 실리콘기판에 금속실리사이드로 형성된 소스 및 드레인 전극; 및
상기 자기정렬된 상기 게이트전극 양측벽에 형성되고, 상기 소스 및 드레인 전극과 상기 게이트전극 사이를 전기적으로 분리하는 스페이서
를 포함하는 쇼트키 장벽 관통 트랜지스터
|
| 2 |
2
제1항에 있어서,
상기 채널영역의 상부면적과 상기 게이트전극의 하부면적이 동일한 것을 특징으로 하는 쇼트키 장벽 관통 트랜지스터
|
| 3 |
3
제1항에 있어서,
상기 게이트전극은 탄탈륨을 포함하는 쇼트키 장벽 관통 트랜지스터
|
| 4 |
4
제1항에 있어서,
상기 게이트절연막은 하프늄산화물을 포함하는 쇼트키 장벽 관통 트랜지스터
|
| 5 |
5
제1항에 있어서,
상기 실리콘기판은 SOI(Silicon On Insulator) 기판 또는 벌크(bulk) 기판을 포함하는 쇼트키 장벽 관통 트랜지스터
|
| 6 |
6
실리콘기판 상에 게이트절연막을 금속산화물을 이용하여 형성하는 단계;
상기 게이트절연막 상에 게이트전극을 금속물질을 이용하여 형성하는 단계;
상기 게이트전극 및 게이트절연막을 선택적으로 식각하여 게이트패턴을 형성하는 단계;
상기 게이트패턴 양측에 자기정렬되도록 상기 실리콘기판에 소스 및 드레인 전극을 금속실리사이드로 형성하는 단계; 및
상기 소스 및 드레인 전극과 상기 게이트전극 사이를 전기적으로 분리하기 위해 상기 자기정렬된 상기 게이트전극 양측벽에 스페이서를 형성하는 단계
를 포함하는 쇼트키 장벽 관통 트랜지스터 제조방법
|
| 7 |
7
제6항에 있어서,
상기 게이트절연막은 하프늄산화물로 형성하는 쇼트키 장벽 관통 트랜지스터 제조방법
|
| 8 |
8
제6항에 있어서,
상기 게이트전극은 탄탈륨으로 형성하는 쇼트키 장벽 관통 트랜지스터 제조방법
|
| 9 |
9
제6항에 있어서,
상기 소스 및 드레인 전극을 금속실리사이드로 형성하는 단계는,
상기 게이트패턴을 형성하기 위한 식각시 상기 실리콘기판을 과도식각하는 단계;
상기 실리콘기판 전면에 금속막을 형성하는 단계;
상기 실리콘기판과 금속막을 반응시켜 금속실리사이드를 형성하기 위한 열처리 단계; 및
상기 열처리 단계에서 반응하지 않은 미반응 금속막을 제거하는 단계
를 포함하는 쇼트키 장벽 관통 트랜지스터 제조방법
|
| 10 |
10
제9항에 있어서,
상기 열처리 단계는 상기 실리콘기판의 후면에서 열을 가하여 실시하는 쇼트키 장벽 관통 트랜지스터 제조방법
|
| 11 |
11
제9항 또는 제10항에 있어서,
상기 열처리 단계는 할로겐램프를 이용한 급속열처리방법을 사용하여 실시하는 쇼트키 장벽 관통 트랜지스터 제조방법
|
| 12 |
12
제9항에 있어서,
상기 과도식각시 발생한 실리콘기판의 손상을 큐어링(curing)하기 위한 열처리 단계를 더 포함하는 쇼트키 장벽 관통 트랜지스터 제조방법
|
| 13 |
13
제12항에 있어서,
상기 열처리 단계는 질소(N2)분위기에서 400℃ 온도로 1시간동안 실시하는 쇼트키 장벽 관통 트랜지스터 제조방법
|
| 14 |
14
제9항에 있어서,
상기 미반응 금속막을 제거하는 단계는 왕수(aqua regia) 또는 SPM(sulfuric peroxide mixture)용액을 사용하여 실시하는 쇼트키 장벽 관통 트랜지스터 제조방법
|
