맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

알고리즈믹 아날로그 디지털 변환 방법 및 장치

  • 기술번호 : KST2015100078
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 제1 디지털 신호를 아날로그 신호로 변환하는 DAC(Digital Analog Converter), 상기 DAC로부터 출력되는 신호 및 제1 SHA(Sample and Hold Amplifier)로부터 입력되는 아날로그 신호의 차를 구하는 감산기, 상기 감산된 신호를 증폭하는 증폭기, 상기 제1 SHA의 출력단 및 상기 증폭기의 입력단과 제1 스위치부를 통하여 결합하는 제1 커패시터부, 상기 증폭기의 입력단 및 상기 증폭기의 출력단과 제2 스위치부를 통하여 결합하는 제2 커패시터부 및 상기 증폭기의 입력단 및 상기 증폭기의 출력단과 제3 스위치부를 통하여 결합하는 제3 커패시터부를 포함하는 MDAC(Multiplying-DAC)가 구비된 것을 특징으로 하는 알고리즈믹 아날로그 디지털 변환기를 제공할 수 있다. 알고리즈믹 아날로그 디지털 변환기, MDAC
Int. CL H03M 1/12 (2006.01)
CPC
출원번호/일자 1020070104108 (2007.10.16)
출원인 한국전자통신연구원
등록번호/일자 10-0916307-0000 (2009.09.01)
공개번호/일자 10-2009-0038679 (2009.04.21) 문서열기
공고번호/일자 (20090910) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2007.10.16)
심사청구항수 13

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이승철 대한민국 대전 서구
2 남재원 대한민국 대전 유성구
3 전영득 대한민국 대전 중구
4 권종기 대한민국 대전 서구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신영무 대한민국 서울특별시 강남구 영동대로 ***(대치동) KT&G타워 *층(에스앤엘파트너스)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2007.10.16 수리 (Accepted) 1-1-2007-0740056-47
2 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2008.04.14 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2008-0264217-04
3 선행기술조사의뢰서
Request for Prior Art Search		 2008.10.07 수리 (Accepted) 9-1-9999-9999999-89
4 선행기술조사보고서
Report of Prior Art Search		 2008.11.11 수리 (Accepted) 9-1-2008-0073155-90
5 의견제출통지서
Notification of reason for refusal		 2009.02.27 발송처리완료 (Completion of Transmission) 9-5-2009-0090638-12
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2009.04.13 수리 (Accepted) 1-1-2009-0221248-02
7 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2009.04.13 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2009-0221264-22
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
9 등록결정서
Decision to grant		 2009.08.31 발송처리완료 (Completion of Transmission) 9-5-2009-0362897-77
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
제1 디지털 신호를 아날로그 신호로 변환하는 DAC(Digital Analog Converter); 상기 DAC로부터 출력되는 신호 및 제1 SHA(Sample and Hold Amplifier)로부터 입력되는 아날로그 신호의 차를 구하는 감산기; 상기 감산기에서 감산된 신호를 증폭하는 증폭기; 상기 제1 SHA의 출력단 및 상기 증폭기의 입력단과 제1 스위치부를 통하여 결합하는 제1 커패시터부; 상기 증폭기의 입력단 및 상기 증폭기의 출력단과 제2 스위치부를 통하여 결합하는 제2 커패시터부 및 상기 증폭기의 입력단 및 상기 증폭기의 출력단과 제3 스위치부를 통하여 결합하는 제3 커패시터부 를 포함하는 MDAC(Multiplying-DAC)가 구비된 것을 특징으로 하는 알고리즈믹 아날로그 디지털 변환기
2 2
제1항에 있어서, 상기 제1 SHA는 아날로그 신호를 수신하여 샘플링 및 홀딩하여 출력하는 것을 특징으로 하는 알고리즈믹 아날로그 디지털 변환기
3 3
제1항에 있어서, 상기 MDAC로부터 출력되는 아날로그 신호를 디지털 신호로 변환하여 상기 MDAC로 제1 디지털 신호를 출력하는 적어도 하나의 플래시 ADC(Analog Digital Converter)를 더 포함하는 것을 특징으로 하는 알고리즈믹 아날로그 디지털 변환기
4 4
제1항에 있어서, 외부로부터 수신되는 아날로그 신호를 샘플링 및 홀딩하여 상기 MDAC로 출력하는 제2 SHA를 더 포함하는 것을 특징으로 하는 알고리즈믹 아날로그 디지털 변환기
5 5
제3항에 있어서, 상기 플래시 ADC로부터 출력되는 신호들을 수신하여 오류를 보정하는 디지털 보정 회로를 더 포함하는 것을 특징으로 하는 알고리즈믹 아날로그 디지털 변환기
6 6
제1항에 있어서, 상기 제1 스위치부, 제2 스위치부 및 제3 스위치부는 외부로부터 수신되는 클록 신호에 상응하여 동작하는 것을 특징으로 하는 알고리즈믹 아날로그 디지털 변환기
7 7
제1항에 있어서, 상기 각 스위치에 클록 신호를 제공하는 클록 발생부 를 더 포함하는 것을 특징으로 하는 알고리즈믹 아날로그 디지털 변환기
8 8
제7항에 있어서, 상기 클록 발생부는 PLL 회로를 이용하여 클록을 발생시키고, 적어도 하나의 분주기를 이용하여 각 스위치에 상응하는 클록을 분주하는 것을 특징으로 하는 알고리즈믹 아날로그 디지털 변환기
9 9
a
10 10
제9항에 있어서, 상기 e 단계 내지 g 단계는 디지털 해상도에 상응하여 반복적으로 수행하는 것을 더 포함하는 알고리즈믹 아날로그 디지털 변환 방법
11 11
삭제
12 12
제9항에 있어서, 상기 e 단계 내지 g 단계의 반복 주기는 PLL 회로를 이용하여 발생시키고 적어도 하나의 분주기를 이용하여 분주한 클록 주기에 상응하며, 상기 클록 주기가 진행될수록 점점 더 짧은 주기를 가지는 것을 특징으로 하는 알고리즈믹 아날로그 디지털 변환 방법
13 13
제9항에 있어서, 상기 제1 커패시터부는 상기 SHA 및 상기 증폭기의 입력단과 스위치를 통하여 연결되며, 상기 스위치는 외부로부터 수신되는 클록 신호에 의하여 동작하는 것을 특징으로 하는 알고리즈믹 아날로그 디지털 변환 방법
14 14
제9항에 있어서, 상기 제2 커패시터부 및 제3 커패시터부는 상기 증폭기의 입력단 및 출력단과 스위치를 통하여 연결되며, 상기 스위치는 외부로부터 수신되는 클록 신호에 의하여 동작하는 것을 특징으로 하는 알고리즈믹 아날로그 디지털 변환 방법
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US07705764 US 미국 FAMILY
2 US20090096646 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US2009096646 US 미국 DOCDBFAMILY
2 US7705764 US 미국 DOCDBFAMILY
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 정보통신부 한국전자통신연구원 IT원천기술개발사업 유비쿼터스 단말용 부품 모듈